效率
all
專為滿足 DFT 驗證的挑戰而設計
在全晶片上晶片系統 (SoC) 中有效處理網清單或註冊傳輸級別 (RTL)，設計尺寸高達 40B 的閘道。
為什麼選擇 Veloce DFT 應用程序？
快速測試設計（DFT）應用程序提供了向左移設計方法進行測試模式驗證。Veloce DFT 應用程序是模擬最佳化的 DFT 模式驗證流程，比傳統軟件模擬更快。DFT 應用程序與 ATE（自動測試設備）上運行的所有各種測試模式兼容。Veloce DFT 應用程序與 Veloce Fault App 完全兼容，可準確測量故障覆蓋範圍或提供功能性故障分級指標。它與 Veloce Power App、功率分析和模式估算一起使用，以確保高度強大的生產程序。
- 運送到生產前，驗證所有模式的正確性
- 標準測試接口語言（STIL）
- 支持在 ATE 測試器上運行的所有模式
- DFT 應用程序已針對模擬進行了優化
- 利用共同模型串流頻寬
- 使用 Veloce Fault App 提高故障覆蓋範圍
- 通過使用 Veloce Power App 進行動力分析和模式估計
- 減少 SIM 卡時間
加速
all
實現多次的加速度
Veloce DFT 的表現優於傳統模擬的大小一次。在某些情況下，性能高達 16K 倍
標準
all
支持最常見的 ATE 文件類型
Veloce DFT 應用程序支持全行業標準測試接口語言 (STIL) 文件格式
關鍵屬性
DFT 模式驗證
必須執行的測試模式數量才能完全驗證 SoC，需要花費時間和金錢。這些大型模式集必須堅固且在第一次矽膠期間工作，因此它們不會危害生產交付排程。借助 Veloce DFT App 和基於模擬的加速度，比軟件模擬快高達 10K 倍，可以建立更正式的驗證過程以實現目標。
功能故障分級
使用 Veloce DFT 執行設計的結構分析，以清除生產程序中的覆蓋孔。一旦找到此一組錯誤並創建刺激，Veloce DFT 和 Fault 應用程序將完全自動執行測試和以迭代方式注入錯誤的過程。產生的故障覆蓋範圍可以與 ATPG 覆蓋數據庫合併以獲得最終測試計劃覆蓋範圍。
功率估算與分析
結構性 DFT 測試方法在設計中增加了額外的非功能僅限測試邏輯，在這種情況下，電源網和設計的佈局可能無法針對此額外邏輯進行最佳化，導致測試時產量、溫度和速度事件，從而降低產量並影響專案收入。Veloce DFT 應用程序與 Veloce Power App 可以在設計和計劃的早期對電源事件和估算進行了解。
