Skip to main content
此頁面使用自動翻譯顯示。 是否要改為用英語檢視?
主要功能

卓越的設計、驗證和實施

Catapult 在手工編碼的一半時間內,從 C++/SystemC 為 ASIC/FPGA 製作高質量 RTL。設計空間探索、下游 RTL 合成整合,加上功率估算/最佳化可實現更好的設計。設計檢查、代碼覆蓋和正式功能,可將 RTL 驗證成本降低高達 80%。

系統 C 和 C ++ 的母語雙語支持

C++ 或 SystemC 是一種選擇,可讓團隊靈活地決定其設計任務最有效的方法。無論是使用 AC 數據類型的序列 C ++ 的優異模擬和驗證速度(大陸斯利布斯 .org),或使用 SystemC 和 MatchLib(使用 AC 類型)進行明確並行建模,Catapult 可以滿足您的需求。

產品圖像彈射機 Fam C 加 2

隨著彈射器流程,RTL 調試實際上消失。C 模型在其環境中進行驗證,並從那裡創建正確的 RTL。這大幅減少了驗證工作。
朱塞佩·博納諾, 高級工程師研發, ST 微電子

彈射器隨選訓練

Catapult 高級合成 (HLS) 隨需培訓庫包含一組學習路徑,其中包含模塊,可將工程師介紹 HLS 和高級驗證。

高級合成和驗證小組

一個小組討論使用西門子 EDA HLS 和 HLV 工具的設計和驗證的細節。加入討論新主題、功能、內容和技術專家。

HL SLIB

在標準 C ++ 中實現的免費開放庫集,用於比特準的硬件和軟件設計。這是一個開放的社區,用於 HLS 的知識和知識產權交換,可用於加速研究和設計。

HLS 設計與驗證部落格

博客涵蓋下一代高級合成 (HLS) 設計和驗證方法和技術。

投射器支撐

存取詳細的文件、版本、資源等。

EDA 諮詢

透過獨特的開發和設計經驗和方法專業知識,解決複雜的技術和企業挑戰,幫助您實現最大的業務影響。