Skip to main content
此頁面使用自動翻譯顯示。 是否要改為用英語檢視?
逼真的設計和覆蓋範圍

引導式隨機合成佈局產生

Calibre LSG 建立類似產品的 DRC-Clean 佈局和/或複雜佈局來強調 DR 角落,為工程團隊提供配置以測試其解決方案,並通過共享免有專有 IP 限制的合成測試案例來實現跨公司/跨團隊協作。

高效流程整合

加速早期流程節點開發和 DTCO

Calibre LSG 提供用戶可配置的引導隨機佈局生成,以生產 DRC-Clean 設計面料,用於光學和電氣測試晶片開發。Calibre LSG 縮短了用於矽量測的構建測試晶片的循環,並加快製程改進。

測試晶片矽結果驅動過程成熟
高品質驗證

PDK 開發與品質保證

Calibre LSG 可用於高質量的 DRC 規則套組開發和 PDK 改進。Calibre LSG 可以產生 DRC-Clean 版面配置、強調 DR 角落組合的配置,以及故意注入 DR 違反的佈局,以驗證 DRC 規則套裝品質和完整性。

LSG 版面配置找到 DRC 檢查中錯過違規範例(假負數)
早期準確預測

啟用早期機器學習訓練

當實際設計資料無法使用時,Calibre LSG 提供包含真實的平版畫熱點信息的佈局,用於機器學習訓練。透過使用 Calibre LSG 改善佈局空間覆蓋範圍來豐富機器學習訓練資料集,而且可為 EDA ML 應用程式訓練準確的 ML 引擎,以便在開發週期初進行熱點預測。

使用 LSG 訓練的 ML 具有更好的覆蓋範圍(紅色:真實設計的圖案空間;紅色 + 藍色:LSG 的圖案空間)

相關資源

準備好了解更多關於 Calibre 的資訊嗎?

我們隨時準備回答您的問題!立即與我們的團隊聯繫

致電:一至 800-547-3000

品質諮詢服務

我們協助您採用、部署、自訂和最佳化複雜的設計環境。直接訪問工程和產品開發,讓我們可以充分發揮領域和主題專業知識。

支援中心

西門子支援中心在一個易於使用的位置為您提供所有內容-
知識庫,產品更新,文檔,支持案例,許可證/訂單信息等。

機芯片設計與製造

Calibre 工具套件可在所有流程節點和設計樣式中提供準確、高效、全面的 IC 驗證和最佳化,同時最大限度地減少資源使用量和磁帶出排程。