HyperLynx AC PDN 设计和验证

一个 配电网络 PCB（印刷电路板）上的 (PDN) 是由走线、平面和组件组成的复杂网络，负责向电路板上的各种组件和集成电路分配电力。其主要目的是确保每个组件获得适当和稳定的电力供应，同时最大限度地减少电压波动，确保电子系统的最佳性能和可靠性。PDN 通常包括电源平面、接地层、电源走线、去耦电容器和其他组件，这些组件协同工作以管理和分配整个 PCB 中的电力。最后，PDN 不仅提供向电路板上的 IC 输送电流的方法，还提供返回电流路径。

在分析配电网络时，我们的目标是确定网络的阻抗，这将定义集成电路将经历的电压变化。高性能 PDN 将始终呈现低阻抗。在交流电 (AC) 环境中，PDN 必须为快速开关 IC 提供足够的电流，同时有效管理电压纹波和电压降。导轨电压必须稳定，并且在从直流直流一直到IC开关电流带宽的电压限制范围内，该带宽可能在GHz范围内。当电流负载增加时，PDN 不足会导致电压纹波过大、电压下降和 VRM 不稳定等问题。电源上的这种波纹可能导致操作问题或数据完整性问题。

一个 交流电解耦分析 帮助确定PDN是否旨在为IC的IT服务提供足够的电流供应并保持稳定的电压。在低频率（<100kHz）下， 电压调节器模块 (VRM) 和大容量电容器可为 PDN 提供低阻抗。从电路板堆叠中去耦电容器和板间电容可提供从约 100kHz 到 ~10-100MHz 范围的低阻抗。在此范围之后，去耦电容器主要变为电感电容器，无法为 PDN 提供低阻抗。该频率范围是封装内和片内解耦必须取代并提供低阻抗的地方，通常在大约 10 — 100MHz 至 GHz 范围内。值得注意的是，集成电路封装的电感将限制电路板级 PDN 设计的最高有效频率。较大的封装电感将降低 PCB 解耦电容器的有效频率范围。