适用于 DDR 内存的 Avery Verification IP 包括：

• 支持根复合体、端点和交换机的动态可配置的 BFM。编译一次并在运行时选择配置为 RC 或 EP
• BFM 在枚举期间随机配置 DUT，以便在更短的时间内测试更多支持的配置，例如随机均衡（系数、预设、拒绝系数），其中会发现许多 PHY 层问题
• 根复杂 BFM 镜像 DUT 配置，支持基于上下文的验证
• 使用回调和数据包操作（例如 nullify、drop、nak、字段覆盖等）在所有层注入错误。
• 事务类和多功能请求/完成队列使建模大型、高带宽、交错、延迟的流量请求和完成流变得容易。基于随机源请求函数以及目标内存和配置空间流式传输 TLP。
• 在所有数据包和事务类别上设置的 SV 约束条件会生成一组丰富的正常和错误数据包
• 多级协议跟踪器（TL、DLL、PL）使调试速度更快
• 功能覆盖范围跟踪 TLP/DLLP 命令和设备状态
• 全面的断言可跟踪 PCI-SIG 合规清单覆盖范围，并更快地隔离 DUT 错误
• 全面的定向和受限随机一致性测试套件实现了较高的协议覆盖率