Đồng thiết kế FPGA/PCB

Tích hợp dòng chảy

Tối ưu hóa I/O được tích hợp chặt chẽ với quy trình thiết kế Xpedition Enterprise, có thể truy cập ở bất kỳ giai đoạn nào của dự án bằng cách sử dụng tab trong môi trường thiết kế sơ đồ Xpedition. Sơ đồ, bố cục PCB và cơ sở dữ liệu FPGA được giữ đồng bộ thông qua trợ lý đồng bộ hóa. Điều này cho phép người dùng kiểm soát tốt hơn luồng dữ liệu thiết kế của dự án. Ngoài ra, người dùng sơ đồ có thể quyết định khi nào dữ liệu FPGA (mới hoặc cập nhật) sẽ được chuyển sang thiết kế PCB. Trước khi đặt hoặc định tuyến được bắt đầu trên PCB, trình tối ưu hóa I/O cho phép lập kế hoạch sàn bằng cách sử dụng dữ liệu dự án Xpedition trong cửa sổ sơ đồ tầng để phân công ban đầu tốt hơn. Sau đó, kết quả có thể được xuất sang môi trường bố cục của Xpedition. Các bộ phận FPGA được quản lý ở cấp độ dự án hoặc thư viện doanh nghiệp.

Nhóm tín hiệu

Các nhóm tín hiệu có thể dễ dàng được tạo để quản lý độ phức tạp tín hiệu của FPGA số lượng pin cao và đẩy nhanh quá trình gán pin. Mỗi nhóm có thể xác định các giao diện của các chức năng phần cứng cụ thể sẽ được triển khai sau này trong FPGA. Các nhóm này có thể được coi là các thực thể HDL riêng biệt trong công cụ. Các nhóm tín hiệu có thể được tạo thủ công thông qua GUI hoặc trích xuất từ tệp HDL (Verilog hoặc VHDL).

Phân vùng pin

Bằng cách nhóm các chân trên các ngân hàng I/O của FPGA, trình tối ưu hóa cung cấp tính linh hoạt hơn trong việc gán pin. Ưu điểm của phân vùng pin bao gồm lập kế hoạch kết nối PCB tốt hơn, tạo biểu tượng tùy chỉnh và giảm thiểu các quy tắc hoán đổi pin trong nhóm, dẫn đến kiểm soát tốt hơn việc tối ưu hóa pin và cải thiện việc giải mã mạng. Hơn nữa, Nhóm tín hiệu có thể được gán cho một phân vùng dưới dạng một thực thể duy nhất, loại bỏ nhu cầu phân chia các nhóm tín hiệu giữa các ngân hàng I/O. GUI làm cho việc quản lý phân vùng pin trong công cụ trực quan và đơn giản.

Chỉ định tín hiệu và pin

Gán thủ công hàng trăm tín hiệu HDL cho chân FPGA, trong khi vẫn tuân thủ nghiêm ngặt các quy tắc của nhà cung cấp FPGA là một thách thức đối với tất cả. Để chống lại điều này, trình tối ưu hóa I/O cung cấp cho người dùng một GUI trực quan và được đóng gói với các chức năng hữu ích. Chúng bao gồm từ gán tự động, giám sát các tiêu chuẩn tín hiệu, gán bằng cách kéo và thả đơn giản, hỗ trợ các thao tác trên các tập đối tượng và lọc động. Những điều này làm cho việc gán pin tín hiệu trở thành một thao tác đơn giản. Mọi thay đổi được thực hiện đối với việc gán pin được quản lý trên toàn bộ luồng FPGA trên bo mạch và được giữ nhất quán vì trình tối ưu hóa nằm giữa luồng FPGA và PCB, truyền đạt tất cả các thay đổi được thực hiện ở hai bên.

Tự động tạo bộ phận và biểu tượng

Bản chất của các thiết bị FPGA đòi hỏi một cách tiếp cận khác với quá trình tạo biểu tượng. Logic FPGA có thể thay đổi nhiều lần trong dự án và các ký hiệu phải được giữ phù hợp với những thay đổi đó. Người dùng có một tập hợp các tính năng mạnh mẽ giúp tạo biểu tượng dễ dàng, nhanh chóng và không có lỗi, trong khi vẫn cho phép kiểm soát hoàn toàn quá trình tạo biểu tượng. So với việc tạo biểu tượng thủ công, thời gian giảm từ giờ hoặc ngày xuống còn vài phút.

Quy hoạch sàn

Một giai đoạn quan trọng của quy trình thiết kế PCB là vị trí và định hướng thành phần trên chính bố cục bảng. Quy hoạch sàn có thể được thực hiện trước và trong quá trình bố trí PCB. Các nhà thiết kế có lợi thế rõ ràng là có thể thực hiện các thay đổi gán pin FPGA ngay từ giai đoạn đầu của dự án.

Làm sáng đường lưới

• Việc gán pin tín hiệu có thể được tối ưu hóa tự động trong khi tôn trọng các quy tắc và ràng buộc cụ thể của pin. Điều này cho phép giải mã đường lưới hiệu quả cao, dẫn đến:
• Giảm số lượng lớp
• Giảm thiểu các vấn đề về tính toàn vẹn tín hiệu
• Tăng ngân sách thời gian
• Giảm thiểu chiều dài dấu vết trên PCB
• Thời gian tuyến đường nhanh hơn nhiều của FPGA tại chỗ trên bảng.

Trình tối ưu hóa I/O đảm bảo hoán đổi pin không có lỗi trong quá trình gán tín hiệu. Việc giải mã có thể được thực hiện trên dữ liệu bố cục Xpedition hoặc sớm hơn nhiều trong quá trình lập kế hoạch sàn. Ngoài ra, nó được hỗ trợ đầy đủ giữa các chân, lối thoát pin, kết thúc dấu vết và mục tiêu tuyến đường.

FPGA đa phiên bản

Trong hầu hết các trường hợp, cùng một thiết bị FPGA sẽ có các chức năng logic khác nhau được chia sẻ giữa các dự án hoặc thậm chí được chia sẻ trong một dự án duy nhất. Trình tối ưu hóa I/O hỗ trợ đầy đủ các tình huống này và điều này được thực hiện tự động trong quá trình phát triển dự án. FPGA được biểu thị bằng các ký hiệu chức năng khác nhau trong báo cáo BOM được liệt kê cùng với mã của nhà cung cấp.

Tối ưu hóa đa FPGA

Tối ưu hóa thành công các kết nối giữa hai hoặc nhiều thiết bị FPGA gần như không thể thực hiện nếu không có công nghệ hiện đại này. Thuật toán tối ưu hóa đánh giá tất cả các kết hợp kết nối có thể có để đạt được kết nối tối ưu, giảm thiểu các giao nhau mạng phát sinh từ việc gán ban đầu, cho phép tỷ lệ hoàn thành tuyến đường cao hơn. Bộ tối ưu hóa I/O FPGA bao gồm tối ưu hóa đa FPGA theo tiêu chuẩn.