HyperLynx

Mô hình hóa và mô phỏng được sử dụng để đưa ra quyết định thiết kế bằng cách khám phá các cấu trúc liên kết mạch và bố cục và hành vi của chúng. Mô phỏng cung cấp một “bảng mạch ảo” nơi chúng ta có thể kết nối những gì chúng ta muốn và cách chúng ta muốn, để xem nó hoạt động như thế nào. Chúng tôi thay đổi thiết kế một cách tương tác và tái cấu trúc để xem ảnh hưởng của sự đánh đổi thiết kế. Mô phỏng HyperLynx báo cáo các chỉ số hiệu suất thiết kế chính có thể được so sánh với các giá trị yêu cầu để xác định xem thiết kế có vượt qua hay không và theo bao nhiêu.

Mô phỏng thiết kế được thực hiện trước khi bố trí PCB để xác định các quy tắc thiết kế vật lý được sử dụng để đặt và định tuyến bảng. Khi các công cụ của chúng tôi được sử dụng để bố trí PCB, các ràng buộc thiết kế được xác định trong HyperLynx được tự động chuyển sang bố cục PCB. Khi mô phỏng thiết kế trước khi bố trí hoàn tất, các giá trị dự kiến cho biên độ hoạt động thiết kế sẽ được thiết lập.

Khi thiết kế phức tạp và biên độ hẹp, có thể có quá nhiều đánh đổi thiết kế để khám phá bằng mô hình và mô phỏng tương tác. HyperLynx có nhiều trình tối ưu hóa tự động sẽ cải thiện hiệu suất thiết kế dựa trên các số liệu hiệu suất cụ thể. Các phương pháp khác nhau được sử dụng tùy thuộc vào ứng dụng và kích thước của không gian thiết kế cần khám phá. Đối với các trường hợp đơn giản, phân tích tham số swept rất đơn giản để thiết lập và cung cấp kết quả dễ giải thích. Trong các trường hợp trung gian, các thuật toán dựa trên chuyên gia được sử dụng để chọn các giải pháp thay thế thiết kế để khám phá dựa trên kiến thức cụ thể của ứng dụng. Trong các trường hợp lớn nhất, phức tạp nhất, các kỹ thuật bề mặt phản hồi được sử dụng, với các thuật toán tiên tiến tự động quản lý sự đánh đổi giữa lấy mẫu đúng cách trong một không gian thiết kế lớn và không vào các khu vực có hiệu suất tối ưu. Đầu ra từ mỗi quá trình tối ưu hóa là một tập hợp các thông số và quy tắc thiết kế được cải tiến có thể được đưa vào bố cục PCB.

Phân tích và mô phỏng xác minh được sử dụng để đảm bảo rằng thiết kế đã hoàn thành đã sẵn sàng cho bước tiếp theo của quy trình thiết kế. HyperLynx thực hiện xác minh ở cả cấp độ sơ đồ và bố cục PCB:

• Xác minh sơ đồ đảm bảo mạch thu được là chính xác về mặt chức năng và điện. Không có ích gì khi đầu tư thời gian và công sức vào mô hình hóa và mô phỏng nếu các thành phần bị kết nối sai, tín hiệu không được kết thúc đúng cách hoặc các thiết bị sử dụng các mức điện áp không tương thích. Xác minh sơ đồ cho phép những vấn đề này (và nhiều vấn đề khác) được xác định và sửa chữa trước trong chu kỳ thiết kế.
• Xác minh PCB sau bố trí kiểm tra bảng như nó thực sự được đặt ra để đảm bảo rằng các quy tắc thiết kế được tuân thủ đúng cách và không có hậu quả ngoài ý muốn liên quan đến bố cục cuối cùng. Các quy tắc thiết kế không hoàn hảo và thường không thể tuân theo chính xác. HyperLynx sử dụng phương pháp “xác minh lũy tiến” duy nhất để thực hiện phân tích theo từng giai đoạn, mỗi giai đoạn chi tiết và chính xác hơn so với lần trước. Quy trình độc đáo này giải quyết càng nhiều vấn đề thiết kế tiềm ẩn càng tốt, càng nhanh càng tốt, đồng thời yêu cầu càng ít chuyên môn về phân tích cụ thể của người dùng càng tốt.

Phân tích xác minh không phải đợi cho đến khi sơ đồ hoặc bố cục bảng hoàn thành - trên thực tế, phân tích càng sớm được thực hiện trong quá trình thiết kế thì càng tốt. Các phần của thiết kế có thể được xác minh và thực hiện, để các vấn đề có thể được xác định và giải quyết. Phát hiện vấn đề sớm có nghĩa là các phần khác của thiết kế không bị ảnh hưởng, như thường xảy ra khi phân tích chỉ được thực hiện sau khi thiết kế hoàn tất.

Xác minh dựa trên quy tắc của chuyên gia thay thế các đánh giá thiết kế thủ công truyền thống bằng cách quét tự động thiết kế dựa trên các quy tắc có thể định cấu hình. Điều này xác định các vấn đề thiết kế có thể xảy ra một cách nhanh chóng và chính xác, mặc dù không phải mọi thứ được gắn cờ bởi máy quét dựa trên quy tắc sẽ là một vấn đề; các mục được gắn cờ cần được xem xét và xử lý một cách thích hợp. Lợi ích của việc xác minh dựa trên quy tắc là phân tích nhanh chóng, kết quả chỉ ra các lĩnh vực cụ thể của thiết kế cần xem xét và việc xác định các vấn đề xảy ra sớm hơn và dễ dàng hơn nhiều so với mô hình hóa và mô phỏng.

Xác minh sơ đồ

Phân tích sơ đồ HyperLynx (HL-SA) đảm bảo rằng các sơ đồ được chính xác về mặt logic và điện ngay trước trong chu kỳ thiết kế. Điều này ngăn các lỗi được chuyển vào mô phỏng hoặc bố trí bảng, trong đó việc tìm kiếm những vấn đề đó sẽ khó khăn hơn và cũng đòi hỏi phải làm lại thiết kế tiếp theo.

Xác minh bố cục PCB

HyperLynx DRC (HL-DRC) thay thế việc kiểm tra trực quan sau bố trí thủ công truyền thống, dễ bị lỗi bằng phân tích nhanh chóng, tự động có thể tìm ra các vấn đề liên quan đến tương tự, EMI, tính toàn vẹn tín hiệu và nguồn điện, đóng gói và các vấn đề an toàn điện dựa trên sự tuân thủ. HL-DRC tạo ra một danh sách chi tiết các vấn đề mà nó tìm thấy, cùng với khả năng hiển thị từng vấn đề và làm nổi bật các khu vực có vấn đề bằng đồ họa.

HyperLynx AMS mở rộng phân tích mạch dựa trên SPICE tiêu chuẩn để bao gồm mô hình hóa và mô phỏng các lĩnh vực cơ điện, nhiệt và các lĩnh vực khác trong bối cảnh hệ thống rộng hơn. Được thúc đẩy từ các sơ đồ tương tự được sử dụng cho bố cục PCB và có khả năng bao gồm các hiệu ứng của bố cục PCB trong mô phỏng, HyperLynx AMS cung cấp một môi trường ảo để thiết kế và phân tích mạch sẽ đẩy nhanh quá trình thiết kế và xác minh của bạn.

HyperLynx SI DDRx cung cấp xác minh giao diện đầy đủ, độc đáo cho các giao diện DDR bằng cách kết hợp mô phỏng tính toàn vẹn tín hiệu với phân tích thời gian để kiểm tra tất cả các ràng buộc về tính toàn vẹn tín hiệu và mối quan hệ thời gian giữa các tín hiệu. HyperLynx thực hiện phân tích nhận thức giao thức JEDEC, bộ điều khiển cụ thể và hỗ trợ các công nghệ DRAM bao gồm DDR3/LPDDR3, DDR4/LPDDR4 và DDR5/LPDDR5.

HyperLynx SI GHz giúp bạn có thể xác minh tất cả các liên kết nối tiếp dựa trên Serdes trong thiết kế của bạn bằng cách kết hợp trích xuất bố cục tự động và mô hình 3D EM với giao thức phân tích tuân thủ tự động. HyperLynx có thể thực hiện phân tích chi tiết theo giao thức cụ thể cho hơn 250 giao thức và biến thể khác nhau, cung cấp phạm vi bao phủ rộng nhất của bất kỳ công cụ EDA nào. Ngay cả khi thiết kế của bạn có hàng trăm liên kết nối tiếp, HyperLynx có thể phân tích tất cả chúng và cho bạn biết cái nào đã qua, cái nào thất bại và bao nhiêu.

Thiết kế hiện đại cần năng lượng - thường rất nhiều ở điện áp rất thấp. Công suất cao và điện áp thấp có nghĩa là trở kháng của Mạng phân phối điện (PDN) cần phải rất thấp. HyperLynx phân tích hành vi của PCB thiết kế của bạn ở cả DC và AC để đảm bảo rằng các thành phần nhận được nguồn điện cần thiết, ở điện áp chúng cần, ở tần số chúng cần.

HyperLynx DC Drop phân tích dòng điện ở trạng thái ổn định để đảm bảo rằng các thành phần nhận được điện áp thích hợp và dòng điện trong các mặt phẳng nguồn và đường truyền điện không vượt quá mức an toàn. Mật độ dòng điện quá mức có thể làm quá nóng các khu vực của bảng và gây ra sự cố bảng.

Tách tách HyperLynx phân tích đảm bảo rằng nhu cầu thoáng qua đối với dòng điện bổ sung gây ra bởi hành vi chuyển mạch IC sẽ được đáp ứng một cách đáng tin cậy. PDN hiện đại sử dụng hệ thống phân cấp điện dung tách rời để phục vụ những nhu cầu này; giá trị thành phần, định tuyến và vị trí là rất quan trọng. HyperLynx mô hình hóa cấu trúc PDN hoàn chỉnh để đảm bảo rằng các thành phần sẽ nhận được sức mạnh cần thiết để chạy ở tốc độ tối đa.

Doanh nghiệp Z-planner tối ưu hóa quy trình xác định các yêu cầu xếp chồng và ghi lại các yêu cầu đó sớm trong quá trình thiết kế, đảm bảo rằng các mô phỏng tính toàn vẹn tín hiệu trước khi bố trí dựa trên dữ liệu laminate chính xác nhất hiện có bằng cách sử dụng phương pháp thiết kế xếp chồng nhất quán.

Z-planner Enterprise nâng cao quy trình thiết kế xếp chồng bằng cách cung cấp bộ giải trường chính xác, môi trường lập kế hoạch tổn thất và thư viện vật liệu điện môi hoàn chỉnh - tất cả đều được giao tiếp liền mạch trong bố cục toàn vẹn tín hiệu trực quan. Điều này cho phép người dùng lập mô hình xếp chồng chính xác nhất có thể ngay từ đầu. Mô hình độ nhám đồng hai mặt, tính toán chiều rộng dấu vết dựa trên vật liệu dệt thủy tinh và tối ưu hóa quá trình cán tuần tự.