Tessent DefectSim là một trình mô phỏng khuyết tật cấp bóng bán dẫn cho các mạch kỹ thuật số tương tự, tín hiệu hỗn hợp (AMS) và không quét. Nó đo độ bao phủ khuyết tật và khả năng chịu lỗi và hoàn hảo cho cả IC khối lượng lớn và độ tin cậy cao.
Cải thiện độ an toàn, chất lượng kiểm tra và thời gian của AMS. Tessent DefectSim thay thế đánh giá phạm vi kiểm tra thủ công trong mạch AMS, tạo ra dữ liệu khách quan để hướng dẫn các cải tiến cần thiết để đáp ứng các tiêu chuẩn an toàn chất lượng và chức năng và các mục tiêu bao phủ thử nghiệm.
Được xây dựng dựa trên các kỹ thuật phun lỗi cấp bóng bán dẫn được sử dụng trong TestKompress Cell-Aware ATPG cho các mạch kỹ thuật số có thể quét được, DefectSIM phù hợp với các khối mạch công nghiệp chứa hàng trăm hoặc hàng nghìn bóng bán dẫn.
Tạo một bản tóm tắt điều hành liệt kê phạm vi phạm vi có trọng số theo khả năng xảy ra, khoảng tin cậy và ma trận liệt kê từng khiếm khuyết và liệu nó có được phát hiện bởi giới hạn thử nghiệm thất bại hay đầu ra kỹ thuật số hay không.
Giảm đáng kể tổng thời gian mô phỏng so với mô phỏng các thử nghiệm sản xuất và danh sách mạng bố cục được trích xuất phẳng trong SPICE cổ điển trên CPU song song.
Chúng tôi đã đánh giá Tessent DefectSim trên một số IC ô tô và kết luận rằng đây là một giải pháp linh hoạt và tự động hóa cao, hướng dẫn các cải tiến trong kỹ thuật thử nghiệm và thiết kế để kiểm tra và cho phép chúng tôi cải thiện đáng kể phạm vi phạm vi lỗi của các thử nghiệm tương tự.
Đi sâu vào vai trò của mô phỏng lỗi tương tự đối với an toàn chức năng ô tô và khám phá những thách thức, ứng dụng, lợi ích và tác động của mô phỏng lỗi tương tự đối với thiết kế chip và tuân thủ các tiêu chuẩn an toàn.
