Một người đang đứng trước một màn hình lớn hiển thị một thiết kế trừu tượng đầy màu sắc.

Tessent Advanced DFT

Tessent BoundaryScan

Tessent BoundaryScan là một giải pháp hoàn chỉnh để tạo và tích hợp tự động cơ sở hạ tầng kiểm tra trên chip, quét ranh giới và cổng truy cập thử nghiệm.

Tại sao chọn Tessent BoundaryScan?

Logic Tessent BoundaryScan có thể được truy cập trong suốt vòng đời của IC, bao gồm kiểm tra sản xuất ở tất cả các cấp gói, gỡ lỗi silicon và xác minh hệ thống để phát hiện lỗi trước khi giao hàng, giảm chi phí hỗ trợ tại hiện trường và tăng sự hài lòng của khách hàng.

Hoàn thành quét ranh giới và tích hợp bộ điều khiển TAP

Tự động tạo và tích hợp mã RTL cho bộ điều khiển TAP và các ô quét ranh giới vào RTL thiết kế. Tạo tập lệnh để tổng hợp logic, thử nghiệm mô phỏng và các mẫu thử nghiệm để kiểm tra sản xuất.

Hỗ trợ nhiều định dạng

Quét ranh giới Tessent hỗ trợ các ô quét ranh giới tùy chỉnh IEEE 1149.1 và kiểm tra I/O không tiếp xúc và có tùy chọn hỗ trợ quét ranh giới 1149.6.

Khả năng tương tác IEEE 1687 IJTAG

Tự động kết nối mạng và thiết bị IJTAG với bộ điều khiển TAP mới được chèn và tạo ra các tệp Ngôn ngữ Kết nối Thiết bị kết quả. Các bài kiểm tra I/O được tạo ở định dạng Ngôn ngữ Mô tả Thủ tục (PDL).

Tìm hiểu thêm

Thuyết trình

Quét ranh giới nhúng Tessent

Video này cho thấy quy trình triển khai Tessent Boundary Scan (1149.1) ở cấp cao nhất và Tessent Embedded Boundary Scan ở cấp khối vật lý trong Tessent Shell.

Sơ đồ bảng mạch với các khối màu và các đường kết nối đại diện cho các thành phần và đường dẫn điện tử.

Chuyển đổi Mô tả ngôn ngữ quét ranh giới

Trong vòng chưa đầy năm phút, video cho thấy cách người ta có thể sử dụng Tessent IJTAG để dễ dàng chuyển đổi tệp BSDL (Ngôn ngữ mô tả quét biên giới) sang tệp ICL (Ngôn ngữ kết nối dụng cụ) tương đương.

Một sơ đồ cho thấy việc sử dụng quét ranh giới để tạo mẫu thử nghiệm tự động.

Tổng quan về công nghệ

Sử dụng chuỗi quét ranh giới trong ATPG

Video này thể hiện việc sử dụng tính năng quét ranh giới dưới dạng chuỗi nén hoặc không nén trong quá trình ATPG để tất cả các chân của thiết bị đang được thử nghiệm (DUT) không cần liên hệ.

Những người nhìn vào biểu đồ học máy hoặc học sâu

Con đường học tập

Đào tạo Tessent > Tessent Integrated Flow

Tìm hiểu cách triển khai MBIST, BoundaryScan, IJTAG, Scan Insertion và TestKompress vào thiết kế của bạn để đạt được chất lượng kiểm tra cao bằng cách sử dụng nhiều công cụ Tessent.