Tessent UltraSight-V

Nhiều nhóm phát triển và khách hàng mong đợi theo dõi bộ xử lý là một tính năng tối thiểu của SoC để các nhà phát triển phần mềm của họ có thể ghi lại bản ghi các lệnh được thực thi có thể được sử dụng để tái tạo lại trình tự thực thi chính xác của chương trình của họ. Vào năm 2018, cộng đồng RISC-V đã tạo ra đặc điểm kỹ thuật theo dõi hiệu quả (E-Trace) sẽ đảm bảo khả năng tương thích trên toàn hệ sinh thái RISC-V, bao gồm một sơ đồ mã hóa hiệu quả phù hợp với các bộ xử lý trong thế kỷ 21. Sơ đồ mã hóa hiệu quả cho phép các nhà phát triển theo dõi lượng lớn dữ liệu trong khoảng thời gian dài hơn, cho phép các nhà phát triển hiểu hành vi của chương trình, ngay cả trong các hệ thống đa lõi phức tạp nhất. Tessent Embedded Analytics cung cấp giải pháp RISC-V E-Trace hàng đầu trong ngành.

Sự tham gia của Siemens vào RISC-V bắt đầu từ năm 2016 và những ngày đầu tiên của Tổ chức RISC-V (nay là RISC-V International); ban đầu chúng tôi tham gia với tên gọi UltraSOC, bây giờ là Siemens EDA. UltraSOC và Siemens đã đóng góp tích cực và sâu rộng cho sự phát triển của hệ sinh thái RISC-V, bao gồm những đóng góp kỹ thuật quan trọng cho tiêu chuẩn RISC-V Efficient Trace (E-TRACE). Sự tham gia của chúng tôi vẫn tiếp tục ngày nay thông qua SIG giám sát hiệu suất và theo dõi gỡ lỗi RISC-V.

RISC-V ban đầu được thiết kế để hỗ trợ nghiên cứu kiến trúc máy tính và giáo dục. Bộ hướng dẫn được bắt đầu vào tháng 5 năm 2010 tại Đại học California, Berkeley ở định dạng mã nguồn mở.

Do tính chất mã nguồn mở của nó, các nhà phát triển có thể truy cập và sửa đổi kiến trúc bộ xử lý mà không cần phí cấp phép hoặc hạn chế. Các công ty đã tận dụng cơ hội để đổi mới với các thành phần phần cứng chuyên dụng cho các ứng dụng mới nổi vào thời điểm nhu cầu đang tăng theo cấp số nhân, cùng với các mối quan tâm về an toàn và quản lý năng lượng. Khả năng xử lý dữ liệu và tính toán ở quy mô lớn của các SoC dựa trên RISC-V đặc biệt hấp dẫn đối với các công ty làm việc trong lĩnh vực AI, lưu trữ dữ liệu, 5G, ô tô và bảo mật. Các công ty khác đang xem RISC-V như một giải pháp cho các hệ thống nhúng chi phí thấp, chẳng hạn như các thiết bị IoT cạnh, cảm biến và thiết bị truyền động.

Bản chất mô-đun của kiến trúc bộ lệnh RISC-V (ISA) cho phép các nhà thiết kế chip tùy chỉnh thiết bị của họ cho các thị trường và ứng dụng khác nhau bằng cách chọn các nhóm hướng dẫn (phần mở rộng ISA). Một trong những nhóm mở rộng ISA cho phép các nhà thiết kế SoC và khách hàng của họ thêm các hướng dẫn tùy chỉnh của riêng họ để tăng tốc ứng dụng của họ, thường là để tăng tốc các hoạt động quan trọng hoặc mật độ mã. Hướng dẫn tùy chỉnh RISC-V cung cấp phát minh và khác biệt hơn nữa cho các công ty ở nhiều thị trường cạnh tranh cao. Tính linh hoạt này đặt ra một số thách thức xác minh và xác nhận để đảm bảo rằng tùy chỉnh không chỉ hoạt động mà còn không phá vỡ bất cứ điều gì khác.

Đặc điểm kỹ thuật hiệu quả theo dõi RISC-V bao gồm các tính năng bắt buộc sau:

• Theo dõi hướng dẫn
• Giao diện Hart sang bộ mã hóa
• Chế độ theo dõi địa chỉ Delta
• Định dạng gói hiệu quả

Các tính năng tùy chọn (phần mở rộng ISA) bao gồm:

• Nghỉ hưu nhiều hướng dẫn
• Theo dõi dữ liệu
• Chế độ ngoại lệ ngầm
• Chế độ nhảy suy ra tuần tự
• Chế độ trả lại ngầm
• Chế độ dự đoán chi nhánh
• Chuyển chế độ bộ nhớ cache mục tiêu
• Chế độ địa chỉ đầy đủ
• Nén dựa trên dấu hiệu
• Nén theo dõi dữ liệu XOR
• Nén theo dõi dữ liệu khác biệt
• Lọc
• Dấu thời gian

Bộ mã hóa theo dõi nâng cao Tessent của Siemens EDA bao gồm tất cả các tính năng bắt buộc và tùy chọn. Nó cũng bao gồm:

• Theo dõi chính xác theo chu kỳ