Skip to main content
Trang này được hiển thị bằng tính năng dịch tự động. Xem bằng tiếng Anh?

Tổng quan

Visualizer Debug Environment này

Gỡ lỗi hiệu suất cao, có thể mở rộng, nhận thức ngữ cảnh hỗ trợ quy trình xác minh logic hoàn chỉnh bao gồm mô phỏng, mô phỏng, tạo mẫu, thử nghiệm, phân tích công suất thấp và xác nhận. Trực quan và dễ sử dụng, Visualizer cải thiện năng suất gỡ lỗi của các SoC và FPGA phức tạp ngày nay.


Liên hệ với đội ngũ bán hàng của chúng tôi 1-800-547-3000

Bảng mạch với các thành phần điện tử và dấu vết được chiếu sáng bởi ánh sáng xanh
Các tính năng chính

Gỡ lỗi môi trường xác minh hỗn hợp, phức tạp

Questa Visualizer Debug Environment có một số tính năng cải thiện năng suất gỡ lỗi cho SystemVerilog/UVM, cấp giao dịch, RTL, thiết kế và xác minh cấp cổng và công suất thấp. Nó cung cấp một bộ đầy đủ các chế độ xem được đồng bộ hóa để phân tích dạng sóng, mã nguồn và kết nối.

Visualizer Debug Environment này

Tài nguyên nổi bật

Visualizer Debug Environment

Sự kiện sắp tới và theo yêu cầu

Xem tất cả Questa Visualizer có sẵn và các bản ghi video gỡ lỗi tại Học viện xác minh.

Sẵn sàng nói chuyện với ai đó hôm nay?

Chúng tôi sẵn sàng trả lời câu hỏi của bạn.

Liên hệ với đội ngũ bán hàng của chúng tôi 1-800-547-3000

Tìm hiểu thêm

Học viện xác minh

Học viện Xác minh cung cấp các kỹ năng cần thiết để hoàn thiện khả năng quy trình xác minh chức năng của tổ chức, cung cấp cầu nối phương pháp luận giữa các đề xuất giá trị cấp cao và các chi tiết cấp thấp.

Blog xác minh Horizons

Thông tin chi tiết và cập nhật về các khái niệm, giá trị, tiêu chuẩn, phương pháp luận và ví dụ để hỗ trợ hiểu những gì các công nghệ xác minh chức năng tiên tiến có thể làm và cách áp dụng chúng hiệu quả nhất.

Chân trời xác minh

Ấn phẩm Verification Horizons cung cấp các khái niệm, giá trị, phương pháp luận và ví dụ để hỗ trợ hiểu những gì các công nghệ xác minh chức năng tiên tiến có thể làm và cách áp dụng chúng hiệu quả nhất.