Thư viện tài nguyên phân tích & tối ưu hóa nguồn PowerPro

Tìm hiểu cách các chiến lược cổng đồng hồ với báo cáo dựa trên mô-đun xác định các cơ hội tối ưu hóa theo tầng sâu trong đường dẫn quạt vào và quạt ra và tối đa hóa watt tiết kiệm trên mỗi giờ kỹ thuật, cho phép thiết kế công suất thấp.

Preferred Networks Inc. (PFN), công ty hàng đầu trong công nghệ học sâu và trí tuệ nhân tạo, đã chọn phần mềm PowerPro™ của Siemens để tối ưu hóa hiệu quả năng lượng của bộ xử lý AI thế hệ tiếp theo.

Tìm hiểu cách thiết kế IPS/SoC công suất thấp bằng cách bao gồm các kỹ thuật công suất thấp trong quy trình thiết kế của bạn và theo dõi sức mạnh trong suốt chu kỳ phát triển RTL để hiện thực hóa các thiết kế tiết kiệm năng lượng.

Hội thảo này trình bày một phương pháp thiết kế phần cứng hiệu quả để xây dựng IP và/hoặc thiết kế RTL công suất thấp nhất. Một sự kết hợp của các phiên kỹ thuật và nghiên cứu điển hình được cung cấp bởi các nhà lãnh đạo trong ngành về chip công suất thấp: ARM và Cisco.

Lộ trình đào tạo theo yêu cầu này giới thiệu cho các kỹ sư những kiến thức cơ bản về PowerPro và sẽ dạy cách đọc thiết kế để phân tích sức mạnh hoặc tối ưu hóa.

Lộ trình đào tạo theo yêu cầu này giới thiệu cho các kỹ sư những kiến thức cơ bản về PowerPro và sẽ dạy cách đọc thiết kế để phân tích sức mạnh hoặc tối ưu hóa.

SWPP là một cách tiếp cận đơn giản, hiệu quả có thể được áp dụng cho một loạt các dự án thiết kế công suất thấp khác. Được phát triển cùng với Samsung, phương pháp này có tiềm năng cải thiện việc ra quyết định trong quá trình thiết kế công suất thấp.

Để ước tính năng lượng chính xác, Veloce Streaming API với PowerPro đã được sử dụng để ước tính chính xác công suất cho các cửa sổ thời gian chính của phần mềm người dùng cuối với toàn bộ SoC. Phương pháp này cho phép hiểu sớm tình trạng sức lượng/năng lượng của chúng ta

Một cách tiếp cận thống kê được trình bày giúp xác định các cụm kết hợp đang góp phần tiêu thụ điện năng quá mức trong thiết kế. PowerPro có thể giúp xác định các vấn đề này trước trong chu kỳ thiết kế.

Đề xuất này trình bày một phương pháp mới để giảm công suất cây đồng hồ ở cấp độ thiết kế RTL bằng cách sử dụng phân tích dữ liệu CTS chi tiết. Phương pháp này cho phép tiết kiệm điện năng đáng kể được chứng minh bằng kết quả bao gồm.

Tìm hiểu cách thiết kế IPS/SoC công suất thấp bằng cách bao gồm các kỹ thuật công suất thấp trong quy trình thiết kế của bạn và theo dõi sức mạnh trong suốt chu kỳ phát triển RTL để hiện thực hóa các thiết kế tiết kiệm năng lượng.

Chứng minh lý do tại sao ước tính năng lượng và năng lượng RTL ban đầu là số liệu chính và cách hai chỉ số này chiếm vị trí trung tâm gần đây trong các cân nhắc thiết kế hệ thống nhạy cảm với hiệu suất như thế nào.

Trong phiên này, chúng tôi sẽ trình bày một mô hình sử dụng được đề xuất, trong đó sức mạnh được giải quyết sớm. Cách tiếp cận này mang lại kết quả tốt hơn về tác động tiết kiệm điện và thời gian cung cấp năng lượng.

Hội thảo này trình bày một phương pháp thiết kế phần cứng hiệu quả để xây dựng IP và/hoặc thiết kế RTL công suất thấp nhất. Một sự kết hợp của các phiên kỹ thuật và nghiên cứu điển hình được cung cấp bởi các nhà lãnh đạo trong ngành về chip công suất thấp: ARM và Cisco.

Một phương pháp để ước tính mức tiêu tán công suất của ứng dụng người dùng cuối trên mô hình Cấp độ truyền đăng ký (RTL) của nền tảng SoC mục tiêu được trình bày.

Phương pháp xác định đầu vào tự động đề xuất thực hiện các Kiểm tra tính toàn vẹn dữ liệu khác nhau ở giai đoạn xây dựng và nguyên mẫu thiết kế đảm bảo các lần lặp nhanh hơn rằng dữ liệu đầu vào có độ trung thực cao dẫn đến các số công suất tương quan tốt.

Phương pháp xác định đầu vào giúp đạt được số công suất cấp hệ thống nhanh hơn 8 lần:
Nó thực hiện kiểm tra tính toàn vẹn dữ liệu khác nhau ở giai đoạn xây dựng thiết kế và nguyên mẫu và đảm bảo trong các lần lặp nhanh hơn rằng dữ liệu đầu vào có độ trung thực cao.