Skip to main content
Trang này được hiển thị bằng tính năng dịch tự động. Xem bằng tiếng Anh?

Thiết kế FPGA

Quy trình thiết kế FPGA của bạn đã sẵn sàng cho lớp thiết kế mới nhắm mục tiêu các FPGA phức tạp mới nhất chưa? Bạn đang phải vật lộn với các công cụ điểm không hoạt động cùng nhau? Bạn có thể đáp ứng các mục tiêu QoR của mình trong ngân sách mong muốn không? Các nhóm PCB và FPGA của bạn có thể hợp tác để đạt được các hạn chế tổng thể của hệ thống không?

Quy trình thiết kế FPGA hoàn chỉnh của Siemens EDA

Các giải pháp thiết kế FPGA của Siemens EDA cung cấp nền tảng thiết kế FPGA tích hợp, tổng hợp, xác minh, kiểm tra tương đương và nền tảng thiết kế PCB giúp tăng tốc độ thiết kế FPGA từ sáng tạo đến ban quản trị, đáp ứng các mục tiêu QoR thiết kế và yêu cầu hạn chế hệ thống.

Một sơ đồ minh họa quy trình thiết kế FPGA của Siemens.
Xu hướng & Công nghệ

Lớp mới về thiết kế & phương pháp FPGA

FPGA đang ngày càng được sử dụng trong các phân khúc thị trường phát triển nhanh (chẳng hạn như 5G, ML và AI) và các thiết kế quan trọng về an toàn/độ tin cậy cao. Loại thiết kế này yêu cầu sử dụng các phương pháp mới hơn như giảm thiểu HLS hoặc SEE. Ngoài ra, nó đặt ra những thách thức để gỡ lỗi và xác minh các thiết kế lớn này.

Thiết kế FPGA an toàn và đáng tin cậy

Đối với các thiết kế quan trọng về an toàn, Precision Hi-Rel cung cấp các cơ chế an toàn (phát hiện, che giấu, giảm thiểu) để giảm xác suất xảy ra và lan truyền lỗi mềm do bức xạ, rung hoặc các điều kiện môi trường khác.

Tăng tốc thiết kế C++/SystemC trên FPGA

Tích hợp chặt chẽ và ước tính toán toán tử số học tốt hơn giữa công cụ Catapult và Precision FPGA Synthesis là rất quan trọng trong việc đạt được QoR tối ưu và thời gian đóng thiết kế nhanh hơn cho các thiết kế C ++ /SystemC.

Mô phỏng cấp cổng có quá chậm không?

Tích hợp giữa công cụ FormalPro và Precision FPGA Synthesis đảm bảo xác minh nhanh hơn các danh sách mạng cấp cổng tổng hợp so với các thiết kế RTL vàng với DSP và RAM phức tạp.