Những thách thức trong triển khai kỹ thuật số
Quản lý độ phức tạp của thiết kế, mục tiêu hiệu suất/công suất/khu vực và thời gian đưa ra thị trường là những thách thức quan trọng trong thiết kế SoC hiện đại. Sự phức tạp của quy tắc thiết kế và thời gian họp khiến việc đóng thiết kế trở nên khó khăn hơn bao giờ hết và đòi hỏi sự thay đổi mô hình về địa điểm và lộ trình.
Đạt được đóng cửa DRC
Việc sử dụng rộng rãi công nghệ đa mẫu, in thạch bản EUV và các ô có chiều cao hỗn hợp làm phức tạp việc đặt và định tuyến. Cần có những thay đổi cơ bản đối với công nghệ địa điểm và tuyến đường để đạt được hiệu quả việc đóng cửa DRC.
Cung cấp PPA cạnh tranh
Thị trường muốn các IC có mức sử dụng điện năng thấp nhất và hiệu suất cao nhất. Các công nghệ tối ưu hóa đột phá có thể giảm thiểu năng lượng trong khi đạt được các mục tiêu về thời gian và diện tích và kiểm soát chi phí phát triển.
Giảm thời gian đóng cửa
Việc ước tính thời gian chính xác sau tuyến đường trở nên khó khăn hơn bao giờ hết với sự gia tăng điện trở dây/qua. Tránh lặp lại, cải thiện PPA và giảm thời gian đóng cửa bằng cách kéo khả năng hiển thị tuyến đường chi tiết sớm hơn trong quy trình.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Giới thiệu Aprisa: Giải pháp phần mềm Địa điểm và lộ trình
Nền tảng địa điểm và tuyến đường Aprisa là một giải pháp lấy tuyến đường chi tiết làm trung tâm cho những thách thức của việc triển khai IC kỹ thuật số hiện đại.
