Có thể là học sâu, tầm nhìn máy tính, truyền thông, video hoặc vô số không gian khác, Catapult không chỉ là “C to RTL”. ASIC, FPGA hoặc eFPGA, với vùng phủ sóng mục/chức năng mới, lựa chọn năng lượng hàng đầu và xác minh chính thức, hãy tìm hiểu cách nó cho phép bạn làm nhiều hơn và làm tốt hơn.
Bài phát biểu quan trọng này xem xét cách thiết kế bán dẫn đang thay đổi để cho phép phát triển và triển khai nhanh chóng các thiết kế SoC tùy chỉnh, được tối ưu hóa cho ứng dụng - từ khái niệm đến hoạt động trong đời, khi chúng ta hướng đến một tương lai máy tính bền vững.
Việc cung cấp AI trong các hệ thống IoT ngày nay một cách hiệu quả không chỉ đơn giản là chuyển mạng nơ-ron trong Python sang thiết bị edge. Phần cứng tùy chỉnh được xây dựng với Tổng hợp cấp cao sẽ phân biệt hệ thống của bạn với đối thủ cạnh tranh.
Việc áp dụng HLS cho thiết kế chip được thúc đẩy bởi sự phức tạp của thiết kế và xác minh ngày càng tăng và thời gian đối phó với áp lực thị trường. HLS cho phép các nhà thiết kế đưa chip của họ ra thị trường nhanh hơn bằng cách rút ngắn quy trình thiết kế và xác minh tổng thể.
Hoàn thành Ghi âm Hội thảo Trực tiếp, Trang trình bày,
Resources, và hơn thế nữa!
Việc áp dụng HLS cho thiết kế chip được thúc đẩy bởi sự phức tạp của thiết kế và xác minh ngày càng tăng và thời gian đối phó với áp lực thị trường. HLS cho phép các nhà thiết kế đưa chip của họ ra thị trường nhanh hơn bằng cách rút ngắn quy trình thiết kế và xác minh tổng thể.
Hoàn thành Ghi âm Hội thảo Trực tiếp, Trang trình bày,
Resources, và hơn thế nữa!
Hội thảo này sử dụng bộ tăng tốc AI/ML dựa trên AXI để chứng minh cách HLS có thể nhanh chóng đi từ một thuật toán, thông qua thiết kế dựa trên C, phân tích hiệu suất cấp hệ thống và xác minh toàn diện với việc đóng vùng phủ sóng RTL.
Hoàn thành Ghi âm Hội thảo Trực tiếp, Trang trình bày,
Ví dụ về thiết kế, Resources, và hơn th
