Catapult Design Checker cung cấp nhiều chế độ kiểm tra tĩnh và chính thức bằng nút nhấn giúp giảm nhu cầu xác minh dựa trên mô phỏng thiết kế của bạn. Các vấn đề về mã hóa, sự mơ hồ về nguồn thiết kế, mối quan tâm về QoR và các nguồn tiềm ẩn của sự không khớp HLS C++/SystemC với RTL được phát hiện nhanh chóng và phản hồi được cung cấp về nguồn và nguyên nhân.
Máy phóng chính thức
Các ứng dụng tập trung vào HL tương thích với các quy trình RTL và nguyên tắc UVM hiện có, nhắm mục tiêu:
- Kiểm tra thiết kế để tìm các hành vi không xác định
- Đạt được phạm vi bảo hiểm
- Phát hiện lỗi thiết lập làm thay đổi hành vi thiết kế
- Kiểm tra tính chính xác thực hiện
- Phát hiện sự khác biệt với săn bọ
Catapult training theo yêu cầu
Thư viện đào tạo theo yêu cầu Catapult High-Level Synthesis (HLS) chứa một tập hợp các lộ trình học tập với các mô-đun để giới thiệu các kỹ sư về HLS và xác minh cấp cao.
Nhóm tổng hợp và xác minh cấp cao
Một nhóm thảo luận về các điểm thiết kế và xác minh chi tiết hơn bằng cách sử dụng các công cụ HLS và HLV của Siemens EDA. Tham gia thảo luận về các chủ đề, tính năng, nội dung và chuyên gia kỹ thuật mới.
HLSLIB
Một bộ thư viện miễn phí và mở được triển khai trong C ++ tiêu chuẩn để thiết kế phần cứng và phần mềm chính xác bit. Đó là một cộng đồng mở để trao đổi kiến thức và IP cho HLS có thể được sử dụng để đẩy nhanh cả nghiên cứu và thiết kế.
Blog Thiết kế và Xác minh HLS
Blog bao gồm các phương pháp và kỹ thuật thiết kế và xác minh tổng hợp cấp cao (HLS) thế hệ tiếp theo.
Hỗ trợ máy phóng
Truy cập tài liệu chi tiết, bản phát hành, tài nguyên và hơn thế nữa.
Tư vấn EDA
Giúp bạn đạt được tác động kinh doanh tối đa bằng cách giải quyết các thách thức phức tạp về công nghệ và doanh nghiệp với sự pha trộn độc đáo giữa kinh nghiệm phát triển và thiết kế và chuyên môn về phương pháp luận.