Cung cấp các sản phẩm và phương pháp luận hàng đầu cho thiết kế cấp cao, Siemens cung cấp các giải pháp tại nhiều điểm của quy trình thiết kế. Kiểm tra thiết kế, phạm vi bao phủ mã và chức năng và xác minh chính thức cho kiểm tra tương đương C ++ và SystemC.
Tăng tốc quy trình Xác minh Cấp cao (HLV) của bạn với các phương pháp đã biết và đáng tin cậy sử dụng Nền tảng Catapult HLV. Giảm thời gian và chi phí xác minh SoC tổng thể của bạn lên đến 80% bằng cách tận dụng Kiểm tra thiết kế cấp cao, Bảo hiểm mục/Chức năng và tĩnh cộng với các phương pháp chính thức.
Vài năm qua đã chứng kiến sự bùng nổ trong việc áp dụng HLS cho thiết kế chip được thúc đẩy bởi sự phức tạp ngày càng tăng của thiết kế và xác minh cũng như thời gian đối mặt với áp lực thị trường. Catapult HLS cho phép các nhà thiết kế đưa chip của họ ra thị trường nhanh hơn bằng cách rút ngắn quy trình thiết kế và xác minh tổng thể.
