Thách thức trong triển khai kỹ thuật số
Quản lý độ phức tạp của thiết kế, mục tiêu hiệu suất/công suất/khu vực và thời gian đưa ra thị trường là những thách thức quan trọng trong thiết kế SoC hiện đại. Sự phức tạp của quy tắc thiết kế và thời gian họp khiến việc đóng thiết kế trở nên khó khăn hơn bao giờ hết và đòi hỏi sự thay đổi mô hình về địa điểm và lộ trình.
Đạt được đóng cửa DRC
Việc sử dụng rộng rãi công nghệ đa mẫu, in thạch bản EUV và các ô có chiều cao hỗn hợp làm phức tạp việc đặt và định tuyến. Cần có những thay đổi cơ bản đối với công nghệ địa điểm và tuyến đường để đạt được hiệu quả việc đóng cửa DRC.
Cung cấp PPA cạnh tranh
Thị trường muốn các IC có mức sử dụng điện năng thấp nhất và hiệu suất cao nhất. Các công nghệ tối ưu hóa đột phá có thể giảm thiểu năng lượng trong khi đạt được các mục tiêu về thời gian và diện tích và kiểm soát chi phí phát triển.
Giảm thời gian đóng cửa
chính xác sau tuyến đường trở nên khó khăn hơn bao giờ hết với sự gia tăng điện trở dây/qua. Tránh lặp lại, cải thiện PPA và giảm thời gian đóng cửa bằng cách kéo khả năng hiển thị tuyến đường chi tiết sớm hơn trong quy trình.
Place-and-route đang làm rung chuyển thiết kế IC kỹ thuật số
Công nghệ triển khai PowerFirst
Giảm tổng mức tiêu thụ điện năng cho các ứng dụng nhạy cảm với năng lượng
Tổng hợp lấy chi tiết-lộ trình làm trung tâm
Nhận ra khả năng đóng thiết kế nhanh chóng và giải quyết các thách thức điện trở suất cao/qua nút nâng cao
Được chứng nhận bởi các xưởng đúc hàng đầu
Được chứng nhận bởi các xưởng đúc hàng đầu thông qua 4 nm và tăng tốc nhanh trên các chứng chỉ 3 nm
Giới thiệu Aprisa: Giải pháp phần mềm Địa điểm và lộ trình
Các Aprisa nền tảng địa điểm và tuyến đường là một giải pháp lấy tuyến đường chi tiết làm trung tâm cho những thách thức của việc triển khai IC kỹ thuật số hiện đại.