Skip to main content
Trang này được hiển thị bằng tính năng dịch tự động. Xem bằng tiếng Anh?
Người trong thiết bị bảo hộ vận hành máy móc trong môi trường công nghiệp với cấu trúc kim loại lớn
Triển khai kỹ thuật số RTL-to-GDS

Giải pháp triển khai kỹ thuật số Aprisa

Thiết kế tại các nút quy trình tiên tiến đòi hỏi phải quản lý độ phức tạp ngày càng tăng của chip, lịch trình ngắn hơn và chi phí phát triển cao hơn. Kiến trúc lấy tuyến đường chi tiết làm trung tâm của Aprisa đáp ứng những thách thức này với việc đóng thiết kế nhanh hơn và PPA có thể dự đoán được hơn cho các luồng RTL-to-GDS.

Xem ghi âm ngay

Triển khai kỹ thuật số RTL-to-GDS với AI tổng hợp và đại lý: được cung cấp bởi Aprisa AI & Hệ thống AI EDA của Siemens

Tăng tốc thiết kế SoC với công nghệ vị trí và định tuyến

Triển khai kỹ thuật số Aprisa là một giải pháp RTL-to-GDS cung cấp chức năng tổng hợp hoàn chỉnh và vị trí và định tuyến cho các thiết kế phân cấp cấp cao nhất và triển khai cấp khối. Mối tương quan chất lượng băng ghi hình với các công cụ ký kết, cả cho thời gian STA và DRC, làm giảm khả năng đóng thiết kế và đảm bảo hiệu suất, công suất và diện tích tối ưu (PPA).

Giải pháp triển khai kỹ thuật số Aprisa

Aprisa cung cấp hỗ trợ RTL-to-GDS hoàn chỉnh bao gồm tổng hợp RTL nhận thức vật lý. Kiến trúc tập trung vào định tuyến chi tiết của nó với mô hình dữ liệu phân cấp thống nhất và các công cụ nền tảng được chia sẻ, cộng với các công nghệ AI tích hợp, mang lại khả năng đóng cửa PPA nhanh hơn, dễ dự đoán hơn và tăng năng suất nhanh chóng.

CÁC TÍNH NĂNG CHÍNH

RTL-to-GDS cho các thiết kế IC phức tạp

Aprisa cung cấp chức năng hoàn chỉnh cho thiết kế phân cấp cấp cao nhất và triển khai cấp khối cho các thiết kế kỹ thuật số phức tạp. Kiến trúc lấy định tuyến chi tiết làm trung tâm, mô hình dữ liệu phân cấp thống nhất và các công cụ nền tảng chia sẻ của nó cho phép đóng thiết kế nhanh chóng và chất lượng kết quả tối ưu (QoR).

Select...

Kiến trúc lấy tuyến đường chi tiết làm trung tâm và mô hình dữ liệu phân cấp thống nhất của Aprisa cho phép giao tiếp hiệu quả và thường xuyên giữa tổng hợp RTL nhận thức vật lý, tối ưu hóa vị trí, tối ưu hóa CTS và định tuyến chi tiết để cải thiện chất lượng kết quả, giảm lặp lại và hội tụ thiết kế nhanh hơn.

An SVG diagram illustrating a flow from RTL to GDS with various stages and steps.
TĂNG TỐC LUỒNG THIẾT KẾ RTL-to-GDS

Lợi ích của phần mềm triển khai kỹ thuật số Aprisa

Aprisa cung cấp PPA tối ưu ngay từ hộp. Điều này giúp các nhà thiết kế vật lý giảm nỗ lực ở từng bước của quy trình RTL-to-GDS và đạt được thời gian đưa ra thị trường nhanh hơn.

Đổi mới thiết kế SoC của bạn

Thư viện tài nguyên Aprisa

Cho dù các nhà thiết kế vật lý đang tìm cách thực hiện các thiết kế phức tạp cao hay ghi hình trong khoảng thời gian ngắn nhất, Aprisa hoạt động chủ yếu ngay lập tức để cung cấp PPA và các số liệu thiết kế quan trọng nhất, cho bất kỳ dự án thiết kế IC kỹ thuật số nhất định nào.

Chip với các kết nối và mã

Hãy nói chuyện!

Liên hệ với các câu hỏi hoặc nhận xét. Chúng tôi ở đây để giúp đỡ!