Có gì mới trong Bao bì bán dẫn 2504

Quản lý dữ liệu kỹ thuật cho đóng gói IC (EDM-P) là một khả năng tùy chọn mới cung cấp kiểm soát sửa đổi nhận/trả phòng cho cơ sở dữ liệu i3D và XPd. EDM-P cũng quản lý tệp “ảnh chụp nhanh” tích hợp cũng như tất cả các tệp nguồn IP thiết kế được sử dụng để xây dựng một thiết kế như CSV, Verilog, Lef/Def, GDSII và OASIS. Sử dụng EDM-P cho phép các nhóm thiết kế cộng tác và theo dõi tất cả thông tin và dữ liệu meta cho các thư mục và tệp Dự án ICP. Nó cho phép nhóm thiết kế xác minh chính xác các tệp nguồn nào đã được sử dụng trong thiết kế trước khi nó được dán ra để loại bỏ lỗi.

i3D hiện nhập và xuất các tệp 3Dblox chứa một tập hợp gói hoàn chỉnh hỗ trợ cả ba giai đoạn dữ liệu (Blackbox, Lef/Def, GDSII). i3D cũng có thể tạo và chỉnh sửa dữ liệu 3Dblox cho phép nó thúc đẩy hệ sinh thái thiết kế, phân tích và xác minh hạ nguồn. Nó có trình gỡ lỗi tích hợp có thể xác định các vấn đề cú pháp 3Dblox trong quá trình đọc 3Dblox, rất hữu ích khi xử lý các tệp 3Dblox của bên thứ 3.

Để cho phép lập kế hoạch và phân tích dự đoán mang lại kết quả khả thi hơn, chúng tôi đã giới thiệu một số khả năng mới như tạo mẫu điện và mặt phẳng mặt đất và khả năng nhập Định dạng nguồn hợp nhất (UPF) để cho phép phân tích SI/PI và nhiệt chính xác hơn. Với việc thử nghiệm là một thách thức lớn trong tích hợp không đồng nhất đa chip, chúng tôi đã tích hợp khả năng đa khuôn của Tessent để thiết kế hoạch thử nghiệm (DFT).

Giờ đây, các nhà thiết kế có thể phân tích mật độ kim loại trên thiết bị và sơ đồ mặt bằng, cho phép phát triển các mô hình va chạm giúp giảm thiểu sự cong vênh và ứng suất. Hàm báo cáo mật độ theo số lượng cũng như trong các đồ thị chồng lên nhau. Các nhà thiết kế có thể điều chỉnh độ chính xác để đánh đổi độ chính xác so với tốc độ.

Một trong những mục tiêu chính của trải nghiệm người dùng mới được giới thiệu vào năm 2409 là nâng cao năng suất của nhà thiết kế. Là một phần của điều đó, chúng tôi đang giới thiệu các lệnh dự đoán dựa trên AI, tìm hiểu cách người dùng thiết kế và dự đoán lệnh mà họ có thể muốn sử dụng tiếp theo.

Khi các gói nâng cao trở nên lớn hơn, kết hợp nhiều Mạch tích hợp ứng dụng cụ thể (ASIC), chip và Bộ nhớ băng thông cao (HBM), kết nối tăng lên đáng kể khiến các nhà thiết kế khó tối ưu hóa kết nối đó để định tuyến. Tối ưu hóa kết nối đã có sẵn trong bản phát hành đầu tiên của Innovator3D IC, nhưng nó sớm trở nên rõ ràng rằng các thiết kế đã vượt xa khả năng của nó. Điều này dẫn đến việc thiết kế cơ bản của một công cụ tối ưu hóa mới có thể xử lý sự phức tạp mới nổi của các thiết kế, bao gồm cả các cặp vi sai.

Chế độ xem sơ đồ mặt bằng 3D hiện có là cách dễ nhất để xác minh thiết bị và xếp lớp của thiết kế của bạn. Giờ đây, việc xác minh trực quan việc lắp ráp thiết bị của bạn trở nên dễ dàng hơn với điều khiển độ cao trục z mới. Điều này có tính đến loại thành phần, hình dạng ô, lớp xếp chồng, định hướng và định nghĩa ngăn xếp phần.

Tiếp tục cải thiện hiệu suất chỉnh sửa tương tác trong các kịch bản phát triển phần mềm được nhắm mục tiêu:

• Di chuyển các dấu vết góc kỳ lạ trên lưới lớn - Nhanh hơn tới 77%
• Theo dõi chuyển động phân đoạn trở lại vị trí ban đầu sau khi theo dõi đẩy - nhanh hơn tới 8 lần
• Bus theo dõi kéo bao gồm các dấu vết che chắn mạng khổng lồ - nhanh hơn tới 2 lần
• Đánh bóng dấu vết mạng khổng lồ - nhanh hơn tới 10 lần
• Chỉnh sửa tương tác của mạng lưới đơn đặt hàng bắt buộc trên thiết kế bao bì lớn khi kích hoạt độ thanh toán chủ động - nhanh hơn tới 16 lần

Thông thường phân tích chi tiết, chẳng hạn như mô hình điện từ 3 chiều (3DEM), chỉ được yêu cầu trên một khu vực cụ thể của thiết kế. Việc xuất ra toàn bộ thiết kế tốn thời gian và thường có thể chậm. Khả năng mới này cho phép xuất các khu vực thiết kế bố cục được chỉ định yêu cầu mô phỏng hoặc phân tích, làm cho việc trao đổi thông tin giữa bố cục và HyperLynx hiệu quả hơn.

Giờ đây, các nhà thiết kế có thể lọc ra các thành phần eDTC từ các tệp ODB++ được tạo được sử dụng để chế tạo chất nền.