Skip to main content
Trang này được hiển thị bằng tính năng dịch tự động. Xem bằng tiếng Anh?
Một minh họa 3D của một bảng mạch với các thành phần và dây khác nhau.
Quy trình thiết kế IC 3D nâng cao

Giải pháp thiết kế và đóng gói IC 3D

Một giải pháp đóng gói IC tích hợp bao gồm mọi thứ từ lập kế hoạch và tạo mẫu đến ký kết cho các công nghệ tích hợp khác nhau như FCBGA, FOWLP, 2.5/3DIC và các công nghệ khác. Các giải pháp đóng gói IC 3D của chúng tôi giúp bạn vượt qua những hạn chế của việc mở rộng quy mô nguyên khối.

Hình ảnh là một logo với nền màu xanh và đường viền trắng của đầu một người với vương miện trên đầu.

Một giải pháp từng đoạt giải thưởng

Người chiến thắng Giải thưởng Hỗ trợ Công nghệ 3D Incites

Thiết kế IC 3D là gì?

Ngành công nghiệp bán dẫn đã có những bước tiến lớn trong công nghệ ASIC trong 40 năm qua, dẫn đến hiệu suất tốt hơn. Nhưng khi định luật Moore tiến gần đến giới hạn của nó, các thiết bị mở rộng quy mô ngày càng trở nên khó khăn hơn. Các thiết bị thu nhỏ giờ đây mất nhiều thời gian hơn, chi phí cao hơn và đặt ra những thách thức trong công nghệ, thiết kế, phân tích và sản xuất. Do đó, đi vào IC 3D.

Điều gì đang thúc đẩy IC 2.5/3D?

IC 3D là một mô hình thiết kế mới được thúc đẩy bởi lợi nhuận ngày càng giảm của quy mô công nghệ IC, AKA Định luật Moore.

Các giải pháp thay thế mang lại hiệu quả chi phí cho các giải pháp nguyên khối

Các lựa chọn thay thế bao gồm việc phân hủy System-on-Chip (SOC) thành các chức năng phụ hoặc thành phần nhỏ hơn được gọi là “chiplets” hoặc “IP cứng” và sử dụng nhiều khuôn để khắc phục những hạn chế do kích thước của lưới đặt ra.

Băng thông cao hơn/công suất thấp hơn

Đạt được bằng cách đưa các thành phần bộ nhớ gần hơn với các đơn vị xử lý, giảm khoảng cách và độ trễ trong việc truy cập dữ liệu. Các thành phần cũng có thể được xếp chồng lên nhau theo chiều dọc, cho phép khoảng cách vật lý ngắn hơn giữa chúng.

Tích hợp không đồng nhất

Có một số lợi thế đối với tích hợp không đồng nhất, bao gồm khả năng kết hợp các nút quy trình và công nghệ khác nhau, cũng như khả năng tận dụng các nền tảng lắp ráp 2.5D/3D.

Giải pháp thiết kế IC 3D

Các

giải pháp thiết kế IC 3D của chúng tôi hỗ trợ quy hoạt/phân tích kiến trúc, lập kế hoạt/xác minh thiết kế vật lý, phân tích điện và độ tin cậy, và hỗ trợ kiểm tra/chẩn đoán thông qua bàn giao sản xuất.

Một phòng tin tức Siemens Innovator 3D IC với một người đứng trước màn hình hiển thị mô hình 3D.

Tích hợp 2.5/3D không đồng nhất

Một hệ thống đầy đủ để lập kế hoạch hệ thống không đồng nhất, cung cấp khả năng tạo logic linh hoạt để kết nối liền mạch từ lập kế hoạch đến LVS hệ thống cuối cùng. Chức năng lập kế hoạch sàn hỗ trợ mở rộng các thiết kế không đồng nhất phức tạp.

Một hình ảnh quảng cáo cho Aprisa có một người mặc bộ đồ và cà vạt với nền mờ.

Triển khai SoIC 3D

Đạt được thời gian chu kỳ thiết kế nhanh hơn và đường dẫn đến băng ghi hình với khả năng định tuyến thiết kế và đóng PPA trong quá trình tối ưu hóa vị trí. Tối ưu hóa trong phân cấp đảm bảo đóng thời gian cấp cao nhất. Thông số kỹ thuật thiết kế được tối ưu hóa cung cấp PPA tốt hơn, được chứng nhận cho các nút nâng cao của TSMC.

Một sơ đồ cho thấy sự tích hợp của một chất nền với mạng blockchain.

Thực hiện chất nền

Một nền tảng duy nhất hỗ trợ thiết kế chất nền SIP, chiplet, silicon interposer, hữu cơ và thủy tinh tiên tiến, giảm thời gian thiết kế với phương pháp tái sử dụng IP tiên tiến. Kiểm tra tuân thủ trong thiết kế đối với SI/PI và quy tắc quy trình loại bỏ các lần phân tích và ký kết lặp lại.

Một người đang đứng trước một tòa nhà với một cửa sổ lớn và một bảng hiệu trên đỉnh.

Xác minh chức năng

Giải pháp này xác minh netlist lắp ráp gói so với netlist tham chiếu “vàng” để đảm bảo tính chính xác của chức năng. Nó sử dụng quy trình làm việc tự động với xác minh chính thức, kiểm tra tất cả các kết nối giữa các thiết bị bán dẫn trong vài phút, đảm bảo độ chính xác và hiệu quả cao.

Sơ đồ giao diện bộ nhớ DDR với tín hiệu đồng hồ và đường dữ liệu.

Mô phỏng điện & đăng ký

Điều khiển bố cục vật lý với phân tích trong thiết kế và ý định điện. Kết hợp chiết xuất silicon/hữu cơ để mô phỏng SI/PI với các mô hình chính xác về công nghệ. Nâng cao năng suất và chất lượng điện, mở rộng quy mô từ phân tích dự đoán đến đăng ký cuối cùng.

Một minh họa 3D của một bảng mạch với các thành phần và dây khác nhau được kết nối.

Đồng thiết kế cơ khí

Hỗ trợ các đối tượng cơ khí trong sơ đồ tầng gói, cho phép bất kỳ thành phần nào được coi là cơ khí. Các ô cơ học được bao gồm trong xuất khẩu phân tích, với hỗ trợ hai chiều cho XPd và NX thông qua thư viện sử dụng IDX, đảm bảo tích hợp liền mạch.

Hình ảnh cho thấy một chồng sách với bìa màu xanh và logo màu trắng ở mặt trước.

Xác minh vật lý

Xác minh toàn diện cho việc ký kết bề mặt không phụ thuộc vào bố trí với Calibre. Nó làm giảm các lần đăng ký lặp lại bằng cách giải quyết các lỗi thông qua HyperLynx-Xác minh trong thiết kế DRC, nâng cao năng suất, khả năng sản xuất và giảm chi phí và phế liệu.

Hình ảnh quảng cáo cho Calibre 3D Thermal có camera chụp ảnh nhiệt với đèn đỏ ở trên cùng.

Mô phỏng nhiệt/cơ khí

Giải pháp nhiệt bao gồm bóng bán dẫn đến cấp hệ thống và quy mô từ lập kế hoạch ban đầu đến ký kết hệ thống, để phân tích nhiệt cấp độ khuôn chi tiết với các điều kiện ranh giới và gói chính xác. Giảm chi phí bằng cách giảm thiểu nhu cầu về chip thử nghiệm và giúp xác định các vấn đề về độ tin cậy của hệ thống.

Một sơ đồ hiển thị một quy trình với các bước khác nhau và kết nối giữa chúng.

Quản lý vòng đời sản phẩm

Quản lý

dữ liệu thiết kế và thư viện dành riêng cho eCAD. Đảm bảo bảo mật dữ liệu WIP và truy xuất nguồn gốc, với lựa chọn thành phần, phân phối thư viện và tái sử dụng mô hình. Tích hợp PLM liền mạch để quản lý vòng đời sản phẩm, điều phối sản xuất, yêu cầu bộ phận mới và quản lý tài sản.

Một sơ đồ cho thấy một chip đa khuôn với các thành phần và đường dẫn liên kết với nhau khác nhau.

Thiết kế 2.5D/3D để thử nghiệm

Xử lý nhiều die/chiplet thông qua kiểm tra cấp độ khuôn và cấp xếp chồng, hỗ trợ các tiêu chuẩn IEEE như 1838, 1687 và 1149.1. Nó cung cấp quyền truy cập đầy đủ vào khuôn trong gói, xác nhận thử nghiệm wafer và mở rộng DFT 2D lên 2.5D/3D, sử dụng Tessent Streaming Scan Network để tích hợp liền mạch.

Một hình ảnh quảng cáo cho Avery có hình ảnh một người cầm một chồng giấy trắng với khuôn mặt cười trên đó.

Xác minh IP cho IC 3D

Loại bỏ thời gian dành cho việc phát triển và duy trì các mô hình chức năng bus tùy chỉnh (BFM) hoặc các thành phần xác minh. Avery Verification IP (VIP) cho phép các nhóm Hệ thống và Hệ thống trên chip (SoC) đạt được những cải tiến đáng kể về năng suất xác minh.

Thông báo thông cáo báo chí để xác nhận IP Solido với logo và văn bản.

Thiết kế và xác minh IC 3D

Nền tảng IC tùy chỉnh thông minh Solido, được hỗ trợ bởi công nghệ hỗ trợ AI độc quyền, cung cấp các giải pháp xác minh mạch tiên tiến được thiết kế để giải quyết các thách thức IC 3D, đáp ứng các yêu cầu nghiêm ngặt về tính toàn vẹn về tín hiệu, công suất và nhiệt và đẩy nhanh quá trình phát triển.

Hình ảnh cho thấy một người đứng trước bảng trắng với sơ đồ và văn bản.

Thiết kế cho độ tin cậy

Đảm bảo độ tin cậy kết nối và khả năng phục hồi ESD với các phép đo điện trở điểm-điểm (P2P) và mật độ dòng điện (CD) toàn diện trên khuôn, bộ xen kẽ và gói. Tính đến sự khác biệt về nút quy trình và phương pháp ESD với kết nối mạnh mẽ giữa các thiết bị bảo vệ.

Giải pháp thiết kế IC 3D có thể làm gì cho bạn?

Một chiplet được thiết kế với sự hiểu biết rằng nó sẽ được kết nối với các chiplet khác trong một gói. Khoảng cách gần và khoảng cách kết nối ngắn hơn có nghĩa là tiêu thụ năng lượng ít hơn, nhưng nó cũng có nghĩa là điều phối một số lượng lớn hơn các biến số như hiệu quả năng lượng, băng thông, diện tích, độ trễ và cao độ.

Các câu hỏi thường gặp về Giải pháp IC 3D của chúng tôi

Tìm hiểu thêm

Hãy nói chuyện!

Liên hệ với các câu hỏi hoặc nhận xét. Chúng tôi ở đây để giúp đỡ!