Спільний дизайн FPGA/PCB

Інтеграція потоку

Оптимізація вводу/виводу тісно інтегрована з потоком проектування Xpedition Enterprise, доступний на будь-якому етапі проекту за допомогою вкладки в середовищі схематичного проектування Xpedition. Схема, макет друкованих плат та бази даних FPGA синхронізуються за допомогою помічника синхронізації. Це дозволяє користувачам краще контролювати потік даних проекту. Крім того, користувачі схем можуть вирішити, коли дані FPGA (нові або оновлені) мають бути перенесені на конструкцію друкованої плати. Перед початком розміщення або маршрутизації на друкованій платі оптимізатор вводу/виводу дозволяє планувати поверх за допомогою даних проекту Xpedition у вікні плану поверху для кращого початкового призначення. Потім результати можна експортувати в середовище макета Xpedition. Частинами FPGA керуються як на рівні проекту, так і на рівні корпоративної бібліотеки.

Групування сигналів

Групи сигналів можна легко створити для управління складністю сигналу FPGA з високою кількістю контактів та прискорення процесу призначення штифтів. Кожна група може визначати інтерфейси певних апаратних функцій, які будуть реалізовані пізніше в FPGA. Ці групи можна розглядати як окремі сутності ЛПВЩ у інструменті. Групи сигналів можуть бути створені вручну через графічний інтерфейс або витягнуті з файлу HDL (Verilog або VHDL).

Розділення штифтів

Групуючи штифти в банках вводу-виводу FPGA, оптимізатор забезпечує більшу гнучкість у призначенні штифтів. Переваги розділення штифтів включають краще планування підключення друкованої плати, індивідуальне створення символів та мінімізацію правил заміни штифтів у групі, що призводить до кращого контролю оптимізації штифтів та покращеного розгадування мережі. Крім того, групи сигналів можна призначити розділу як єдину сутність, усуваючи необхідність поділу груп сигналів між банками вводу/виводу. Графічний інтерфейс робить управління розділами PIN-коду в інструменті інтуїтивно зрозумілим і простим.

Призначення сигналів і штифтів

Вручне призначення сотень сигналів HDL контактам FPGA, при цьому суворо дотримуючись правил постачальників FPGA, є викликом для всіх. Щоб протистояти цьому, оптимізатор вводу/виводу надає користувачам інтуїтивно зрозумілий графічний інтерфейс, наповнений корисними функціями. Вони варіюються від автоматичного призначення, нагляду за стандартами сигналу, призначення за допомогою простого перетягування, підтримки операцій над наборами об'єктів та динамічної фільтрації. Вони роблять призначення сигнал-штифта простою операцією. Кожна зміна, внесена до призначення штифтів, керується через поток FPGA на борту і підтримується послідовно, оскільки оптимізатор знаходиться між потоками FPGA та PCB, повідомляючи про всі зміни, внесені з обох сторін.

Автоматизоване генерування деталей і символів

Сама природа пристроїв FPGA вимагає іншого підходу до процесу генерації символів. Логіка FPGA може змінюватися кілька разів протягом проекту, і символи повинні відповідати цим змінам. Користувачі мають набір потужних функцій, які роблять створення символів легким, швидким та безпомилковим, водночас дозволяючи повний контроль над процесом створення символів. У порівнянні з ручним створенням символів час скорочується з годин або днів до хвилин.

Планування поверхів

Важливим етапом потоку проектування друкованої плати є розміщення компонентів та орієнтація на саму компоновку плати. Планування поверху можна зробити до і під час процесу компонування друкованої плати. Дизайнери мають явну перевагу в тому, що вони можуть вносити зміни в призначення штифтів FPGA прямо з ранніх етапів проекту.

Розкриття сітчастої лінії

• Призначення сигнал-штифтів можна автоматично оптимізувати, дотримуючись конкретних правил та обмежень. Це забезпечує високоефективне розв'язання сітчастої лінії, що призводить до:
• Зменшена кількість шарів
• Мінімізація проблем цілісності сигналу
• Збільшення бюджетів термінів
• Мінімізація довжини сліду на друкованій платі
• Набагато швидший час маршруту FPGA на місці на платі.

Оптимізатор вводу/виводу гарантує безпомилкову заміну штифтів під час процесу присвоєння сигналу. Розгадування може бути виконано за даними макета Xpedition або набагато раніше під час планування поверху. Крім того, він повністю підтримується між штифтами, втечами штифтів, кінцевими слідами та маршрутними цілями.

Багатоекземпляр FPGA

У більшості випадків один і той же пристрій FPGA матиме різні логічні функції, спільні між проектами або навіть спільні в рамках одного проекту. Оптимізатор вводу/виводу повністю підтримує ці ситуації, і це робиться автоматично під час розробки проекту. FPGA, представлені різними функціональними символами у звіті BOM, перераховані разом із кодами постачальника.

Багатофункціональна оптимізація FPGA

Успішна оптимізація зв'язків між двома або більше пристроями FPGA практично неможливо виконати без цієї сучасної технології. Алгоритм оптимізації оцінює всі можливі комбінації з'єднань для досягнення оптимального взаємозв'язку, мінімізуючи мережеві кросовери, що виникають внаслідок початкового призначення, забезпечуючи більш високі показники завершення маршруту. Оптимізатор вводу/виводу FPGA включає оптимізацію декількох FPGA в стандартній комплектації.