HyperLynx Signal Integrity

Цілісність сигналу традиційно вимірюється за допомогою осцилографа, щоб побачити характеристики форми хвилі та перевірити виконання вимог. Інші інструменти, які традиційно використовуються для перевірки цілісності сигналу, включають аналізатори векторної мережі (VNA) та рефлектометри часової області (TDR).

Взагалі кажучи, цілісність сигналу можна визначити як здатність підтримувати якість електричних сигналів під час передачі в ланцюзі. Цілісність сигналу HyperLynx дозволяє користувачеві аналізувати схеми на предмет проблем, пов'язаних з перевищенням, підйомом, дзвоном та перехресним переписом серед інших. На додаток до загальної цілісності сигналу, HyperLynx SI можна використовувати для аналізу конкретних інтерфейсів, таких як DDR та SerDes, які мають визначені показники пропуску/відмови цілісності сигналу.

HyperLynx включає майстер DDRx Batch для проектування та перевірки інтерфейсів DDRx. Майстер DDRx Batch - це всеосяжна утиліта на базі JEDEC, призначена для того, щоб провести користувача через весь процес імітації інтерфейсу DDRx і може підтримувати DDR-DDR5 та LPDDR - LPDDR5. Майстер DDRx Batch можна використовувати як перед, так і після компонування, щоб інтерфейси могли бути розроблені та перевірені. HyperLynx включає моделі синхронізації на основі JEDEC для компонентів DRAM та надає загальну модель синхронізації контролера. Налаштування моделі синхронізації контролера доступна черезвикористання майстра моделі синхронізації контролера. Крім того, HyperLynx надає вам загальну модель DDR5 IBIS-AMI для контролера, DRAM та реєстрованого годинникового пристрою (УЗО). Ці моделі засновані на технологіях і можуть бути використані як ефективна відправна точка, коли моделі постачальників недоступні.

Так, HyperLynx включає майстри SerDes Compliance та SerDes Batch, спеціально розроблені для аналізу високошвидкісних послідовних зв'язків. HyperLynx включає понад 260 вбудованих протоколів, що дозволяють користувачеві легко проектувати та перевіряти високошвидкісні серійні канали. Майстер Compliance призначений для аналізу послідовних зв'язків на основі цих стандартних протоколів без конкретних моделей постачальника. Майстер SerDes Batch призначений для аналізу послідовних зв'язків за допомогою моделей IBIS-AMI, специфічних для постачальника. Як майстри Compliance, так і SerDes Batch пропонують вичерпну звітність із інтегрованими робочими процесами між проектуванням та перевіркою до та після макета. Крім того, 3D-області для прохідних структур можуть бути виявлені та вирішені автоматично за допомогою інтегрованого повнохвильового електромагнітного розв'язувача 3D, а також підтримуючи паралелізацію за допомогою розподілу завдань.

HyperLynx включає в себе інструмент загального призначення сигналу та цілісності живлення для проектування та перевірки електронних систем. Відбиття та перехресні переписи легко моделюються в HyperLynx інтерактивно за допомогою віртуального осцилографа або в пакетному режимі, де користувач може скористатися моделюванням кількох мереж або навіть всього дизайну. Користувачі можуть вивчити, як елементи, включаючи лінії передачі, проходи, пасивні компоненти, сили приводу, методи припинення та варіації штабелювання, впливають на відображення та перехресні переслуховування.

IBIS-AMI розшифровується як Специфікація інформації про введення/вихід буфера - інтерфейс алгоритмічного моделювання. AMI є розширенням формату моделювання IBIS і використовується для імітації поведінки такого пристрою, як схема вирівнювання приймача SerDes. HyperLynx підтримує моделі IBIS-AMI для використання в майстрі SerDes Batch, а також для моделювання DDR5 та DDR5 з низькою потужністю (LPDDR5).

HyperLynx можна використовувати для проведення як проектування, так і перевірки високошвидкісних конструкцій. Фаза попереднього планування часто вважається проектуванням, тоді як пост-макет вважається перевіркою. HyperLynx LineSim дозволяє користувачеві розробляти інтерфейси, досліджуючи компроміси з топологіями маршрутизації, сильними силами приводу та схемами припинення, серед інших. Метою попереднього макета або дизайну є розробка правил та обмежень для керування макетом друкованої плати. HyperLynx BoardSim використовується для перевірки того, що ці проектні обмеження були реалізовані шляхом перевірки вимог через систему інтерактивного моделювання та майстрів.

Існує багато шкіл думок щодо методологій моделювання цілісності сигналу та потужності. Siemens рекомендує методологію прогресивної перевірки. Прогресивна перевірка - це методологія, яка має на меті швидко та ефективно усунути найпростіші проблеми за допомогою автоматизованої перевірки правил проектування за допомогою HyperLynx DRC. Після того, як прості проблеми були виявлені та виправлені, користувач може запускати моделювання за допомогою моделей на основі технологій. Ці основні моделі визначають продуктивність відповідно до стандартів і дозволяють користувачеві швидко запускати моделювання для виявлення сигналів, які можуть вимагати подальшого аналізу. Останнім кроком є виконання аналізу за допомогою моделей, специфічних для постачальника. Ці моделі є найбільш точними, але також вимагають найбільшої майстерності і знань. Використовуючи прогресивну перевірку, більше інженерів можуть проводити аналіз рано і часто, не тільки підвищуючи ефективність процесу проектування, але і заощаджуючи найскладніші проблеми для експертів.