Tessent DefectSim є симулятором дефектів транзисторного рівня для аналогових, змішаних сигнальних (AMS) та несканованих цифрових схем. Він вимірює покриття дефектів та толерантність до дефектів і ідеально підходить як для високооб'ємних, так і для високонадійних мікросхем.
Поліпшити безпеку AMS, якість тестування та час. Tessent DefectSim замінює ручну оцінку охоплення випробувань у схемах AMS, генеруючи об'єктивні дані для керівництва вдосконаленнями, необхідними для досягнення стандартів якості та функціональної безпеки та цілей охоплення випробувань.
Побудований на методах введення дефектів на рівні транзисторів, що використовуються в TestKompress Cell-Aware ATPG для сканованих цифрових схем, DefectSIM підходить для промислових блоків схем, що містять сотні або тисячі транзисторів.
Створіть резюме із переліком охоплення дефектів, зваженого ймовірності, довірчого інтервалу та матриці з переліком кожного дефекту та того, чи був він виявлений невдалою межею тесту чи цифровим виходом.
Значно скоротіть загальний час моделювання порівняно з імітацією виробничих тестів та нетлістів плоского вилучення в класичному SPICE на паралельних процесорах.
Ми оцінили Tessent DefectSim на кількох автомобільних мікросхемах і дійшов висновку, що це високоавтоматизоване та гнучке рішення, яке керує вдосконаленням методів тестування та проектування для тестування та дозволяє нам помітно покращити покриття дефектів аналогових тестів.
Пориньте в роль аналогового моделювання несправностей автомобільної функціональної безпеки та дослідіть проблеми, застосування, переваги та вплив аналогового моделювання несправностей на конструкцію мікросхем та відповідність стандартам безпеки.
