Жінка в лабораторному покритті досліджує пробірку в лабораторних умовах

Tessent Embedded Analytics

Tessent Embedded Analytics є лідером галузі відстеження та налагодження RISC-V, що забезпечує системну налагодження в реальному часі та аналітику після розгортання для складних систем на чіпах (SoC).

Швидке розгортання, без помилок та оптимізація

Боротьба з ескалацією витрат на перевірку за допомогою Tessent Embedded Analytics. Виробники конструкцій на основі RISC-V та складних SoC можуть використовувати потужну комбінацію вбудованих приладів та програмних інструментів, які забезпечують функціональний моніторинг, аналіз продуктивності та оптимізацію програмного забезпечення. Рішення не залежить від процесорів і забезпечує видимість та аналітику в лабораторії та при розгортанні систем у польових умовах.

налагодження

Виявляйте та вирішуйте помилки та помилки значно швидше, ніж при використанні традиційних програмних рішень.

Оптимізувати

Визначте першопричину недостатньої продуктивності, пов'язаної з процесором, пам'яттю та іншими компонентами SoC.

розгорнути

Моніторинг та збір даних із систем для безперервного аналізу та оптимізації.

Вивчіть сфери вирішення

Зображення людини, що тримає мікросхему IC

Тессент

УльтрасIGHT-V

Наскрізне рішення для налагодження та відстеження RISC-V, що складається з вбудованого IP та програмного забезпечення, розробленого для забезпечення всебічних, ефективних можливостей налагодження та відстеження.

Людина стоїть перед будівлею з великим вікном, тримаючи аркуш паперу з текстом і цифрами.

Налагодження системи

Прискорення налагодження, перевірки та оптимізації складних багатоядерних SoC. Використовуйте вбудовані, ненав'язливі прилади, щоб дозволити спостерігати за тим, що відбувається в дизайні, коли програмне забезпечення працює в системі.

Людина стоїть перед монітором з серйозним виразом.

Моніторинг у житті

Дозвольте прикладному програмному забезпеченню, що працює на SoC, ефективно контролювати операції. Дозвольте послідовно вдосконалювати та оптимізувати продукти на основі даних, зібраних у реальному житті, а не лише в лабораторії.

Дізнайтеся, з ким ми співпрацюємо

Приєднуйтесь до деяких з найбільших імен в галузі електроніки та почніть використовувати технологію Tessent Embedded Analytics. Він підтримується екосистемою партнерів, включаючи постачальників інструментів розробки SoC, інших постачальників кремнієвих IP та постачальників процесорів, експертів з безпеки та консультантів з дизайну кремнію.

Ешлінг

Від створення та побудови до тестування та перевірки, настроюваний SDK RiscFree™ від Ashling із зондами налагодження та відстеження дозволяє попередні/після кремнію, багатоядерне налагодження, відстеження та аналіз у режимі реального часу для пристроїв, що використовують Tessent EA IP та UltraSight-V.

Логотип для Codasip SafeZone у чорно-білому кольорі зі стилізованими «C» та «S» у центрі.

Кодасип

Codasip надає індивідуальні обчислювальні рішення на основі відкритого RISC-V ISA, автоматизації проектування процесора Codasip Studio та високоякісного IP процесора. Codasip пропонує розширений кодер слідів Tessent безпосередньо клієнтам.

Логотип Lauterback з назвою Lauterbach, вбудованим у трикутник

Лаутербах

Інструменти налагодження та відстеження TRACE32® Lauterbach забезпечують всебічну підтримку рішень Tessent Embedded Analytics, включаючи налагодження та трасування через USB, відстеження RISC-V за допомогою розширеного кодера трасування Tessent та монітора шини.

Логотип для Nuclei, інструменту безпеки, зі стилізованим 'N' у шестикутній формі з градієнтним фоном.

Технологія системи ядер

Nucleus System Technology надає портфель висококонфігурованих IP-адрес CPU RISC-V, що охоплюють програми від низької потужності до високої продуктивності, і співпрацює з Siemens, щоб забезпечити підтримку рішення Tessent Enhanced Trace Encoder.

Стилізований логотип гірського хребта Анд з центральною вершиною та сміливою назвою бренду внизу в чистій типографії

Андська технологія

Комерційні IP-адреси RISC-V Andes охоплюють від ультраефективних 32-розрядних процесорів до високопродуктивних 64-розрядних мультипроцесорів OoO, які включають розширені векторні, DSP та власні можливості розширення. Слід Анд підтримує трасовий розчин Tessent.

Дізнатися більше

Прес-реліз

Nucleus співпрацює з Siemens над рішенням RISC-V

Nuclei оголошує про співпрацю з Siemens, яка працює над повним рішенням Tessent для процесорних ядер Nuclei RISC-V.

Крупним планом процесорний чіп на друкованій платі з синім фоном.

Вебінар

Управління ризиками в RISC-V за допомогою вбудованого відстеження

Перегляньте цей огляд вебінару на вимогу про те, як відстеження процесорів використовується для вдосконалення вбудованого програмного забезпечення та додатків.

Вид з повітря на дорогу, що вигинається через зелений ландшафт.

електронна книга

Автомобілі з програмним забезпеченням

Дізнайтеся, як використання програмного забезпечення Tessent дозволяє вам узгоджуватися з новими стандартами та нормативними актами, пропонуючи повний комплексний набір рішень для задоволення вимог сучасних розробок автомобільних мікросхем.

Чіп RISC-V відображається на чорному тлі з білою облямівкою.

Презентація

Стандарт ефективного відстеження RISC-V (E-Trace)

Відстеження процесорів дає розробникам доступ до важливих відомостей та криміналістичних можливостей для управління ризиками створення вбудованих систем. Ця презентація охоплює огляд специфікації трасування.

Абстрактна візуалізація стопки фішок на чорному тлі

Біла книга

Налагодження SoC: необхідність видимості

Software забезпечує значну частину функціональних можливостей широкого спектру пристроїв і систем. Тому якість програмного забезпечення - і способи взаємодії програмного забезпечення з апаратним забезпеченням, на якому воно працює - має першорядне значення.

Людина стоїть перед екраном, де відображається презентація про архітектуру RISC-V.

Біла книга

Використовуйте дані системного рівня для оптимізації багатоядерних мікросхем AI

Очікується, що нові багатоядерні архітектури SoC для машинного навчання (ML) та штучного інтелекту (AI) забезпечать величезні покращення енергоефективності.

Біла книга

Довга затримка хвоста та налагодження сервера

Докладніше про вплив тривалої затримки хвоста та налагодження сервера та детальну інформацію про програмні стратегії для уникнення затримок та налагодження продуктивності читайте в цій білій книзі.

Демо

Траса Лаутербаха TRACE32 RISC-V

Дізнайтеся, як виконувати відстеження RISC-V за допомогою рішення Lauterbach TRACE32 та розширеного кодера трасування Tessent у цьому демонстраційному відео.

Часті запитання

Налагодження та оптимізація коду, що працює на сучасних SoC, вимагає великого функціонального аналізу через залежності, що створюються при об'єднанні багатьох процесорів, апаратних блоків, пам'яті, периферійних пристроїв та програмного забезпечення в систему. Ланцюги інструментів повинні бути оптимізовані, щоб вбудований код програми міг максимально використовувати цільову архітектуру. Для досягнення обіцяної продуктивності обчислень потрібен цикл оптимізації обладнання, програмного забезпечення та тестування, який починається з емуляції та триває через тестовий чіп та в польових умовах. Системні архітектори повинні мати можливість проводити функціональний аналіз на чіпі, щоб відповісти на запитання, такі як: наскільки ефективно дані поділяються між шинами, чи збалансований NoC, наскільки ефективний предиктор гілок, чи оптимальним є розподіл коду, чи є потенційні вузькі місця SRAM? Окрім налагодження свого коду, інженери програмного забезпечення повинні розуміти функціональну поведінку, включаючи те, як події у всіх компонентах SoC корелюють, якщо програма виходить з ладу або скидається, чи перетинають якісь потоки вікно синхронізації та який блок пам'яті використовувати для даних.

Використовуйте IP-модулі Tessent Embedded Analytics для збору даних, необхідних для аналізу багатоядерних систем. У поєднанні з інтелектуальним програмним забезпеченням платформа Embedded Analytics апаратного IP забезпечує унікальне рішення функціонального аналізу, яке виходить далеко за рамки моніторингу параметрів процесу на чіпі, щоб забезпечити повну видимість на системному рівні. Це дозволяє оптимізувати протягом життєвого циклу пристрою.

Вбудовані аналітичні системи Tessent використовують високооптимізований формат повідомлень для транспортування різних типів даних між аналітичними модулями та програмними програмами на чіпі або хості. Блоки трасування інструкцій/процесора даних можна інкапсулювати у вбудоване аналітичне повідомлення з часовою міткою та виводити через швидкі порти PCIe або Serdes для аналізу в хост-програмах. Крім того, дані конфігурації можуть бути відправлені з вбудованої або хост-програми для налаштування функцій IP-модулів, таких як фільтри або компаратори. Вбудовані аналітичні повідомлення стискаються, щоб забезпечити передачу лише оптимальної кількості даних між апаратним та програмним забезпеченням.

Основна тканина повідомлень дозволяє спілкуватися в режимі реального часу між усіма вбудованими аналітичними модулями в системі. Наприклад, коли Bus Monitor ідентифікує цікаву транзакцію, він може надіслати подію до аналітичного модуля процесора (JPAM/BPAM), щоб зупинити процесор, доручити Enhanced Trace Encoder захопити трасування інструкцій процесора безпосередньо перед подією та запустити DMA для скидання значення в блок пам'яті за певною адресою. Подія глобального скидання часто використовується для збору достатньої кількості даних для відновлення загального стану системи перед викликом скидання.

Tessent Embedded Analytics

Швидке розгортання, без помилок та оптимізація

налагодження

Оптимізувати

розгорнути

Вивчіть сфери вирішення

УльтрасIGHT-V

Налагодження системи

Моніторинг у житті

Meta створює налагоджувальне рішення для прискорювачів RISCV AI

Як Picocom оптимізує 5G SoC та мережі за допомогою Tessent

Kalray оптимізує складне програмне забезпечення за допомогою Trace Encoder

Як Seagate покращує налагодження та оптимізацію за допомогою Tessent

Скоротіть час перевірки SoC за допомогою Tessent

Дізнайтеся, з ким ми співпрацюємо

Ешлінг

Кодасип

Лаутербах

Технологія системи ядер

Андська технологія

Дізнатися більше

Nucleus співпрацює з Siemens над рішенням RISC-V

Управління ризиками в RISC-V за допомогою вбудованого відстеження

Автомобілі з програмним забезпеченням

Стандарт ефективного відстеження RISC-V (E-Trace)

Налагодження SoC: необхідність видимості

Використовуйте дані системного рівня для оптимізації багатоядерних мікросхем AI

Довга затримка хвоста та налагодження сервера

Траса Лаутербаха TRACE32 RISC-V

Часті запитання

Як я можу використовувати Tessent Embedded Analytics для підвищення продуктивності мого SoC?

Як Tessent Embedded Analytics використовує повідомлення як транспортний рівень?

Як Tessent Embedded Analytics допомагає визначити причину апаратних та програмних тупиків?

Які особливості специфікації E-Trace підтримує Siemens e-Trace IP?