Проблеми в цифровому впровадженні
Управління складністю проектування, показниками продуктивності/потужності/площі та часом виходу на ринок є вирішальними проблемами сучасного дизайну SoC. Складність правил проектування та час зустрічі роблять закриття дизайну складнішим, ніж будь-коли, і вимагає зміни парадигми місця та маршруту.
Досягнення закриття ДРК
Широке використання технології множинного моделювання, літографії EUV та комірок змішаної висоти ускладнює розміщення та маршрутизацію. Для ефективного закриття ДРК необхідні фундаментальні зміни в технології розташування та маршруту.
Надання конкурентоспроможних PPA
Ринок хоче мікросхем з найнижчим енергоспоживанням та найвищою продуктивністю. Проривні технології оптимізації можуть мінімізувати потужність, досягаючи цілей термінів та площі та контролюючи витрати на розробку.
Скорочення часу до закриття
Точна оцінка часу після маршруту важча, ніж будь-коли, зі збільшенням опору проводу/через. Уникайте ітерацій, покращуйте PPA та скорочуйте час до закриття, витягуючи видимість детального маршруту раніше в потоці.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Представляємо Aprisa: Програмне рішення «Місце та маршрут»
Платформа Aprisa place-and-route є орієнтованим на детальний маршрут рішення проблем впровадження сучасних цифрових мікросхем.
