Розроблений для вирішення завдань перевірки DFT
Ефективно обробляти нетлист або рівень передачі реєстру (RTL) на повночіпі System-on-Chip (SoC) для конструктивних розмірів до 40 В.
Незалежно від того, чи виконуєте ви традиційний структурний тест, вбудований в пам'ять самотестування (MBIST) або більш вдосконалений дизайн для тестування (DFT), такі формати, як Parametric, характеристика вводу/виводу та навіть функціональний тест, додаток Veloce DFT може обробляти всі різні режими тестування DFT, які запускаються на виробничих SoC
Зв'яжіться з нашою командою продажів 1-800-547-3000

Додаток Veloce Design-for-Test (DFT) забезпечує підхід зі зміщенням ліворуч до проектування для перевірки шаблонів тестування. Додаток Veloce DFT App - це оптимізований для емуляції потік перевірки шаблонів DFT, який швидший, ніж традиційне моделювання програмного забезпечення. Додаток DFT сумісний з усіма різними типами тестових шаблонів, які працюють на ATE (автоматизоване тестове обладнання). Додаток Veloce DFT повністю сумісний з додатком Veloce Fault App для точного вимірювання покриття несправностей або надання функціональної метрики оцінки несправностей. Він використовується в поєднанні з Veloce Power App, профілюванням потужності та оцінкою шаблону для забезпечення високонадійної виробничої програми.
Ефективно обробляти нетлист або рівень передачі реєстру (RTL) на повночіпі System-on-Chip (SoC) для конструктивних розмірів до 40 В.
Veloce DFT перевершує традиційне моделювання на порядки. У деяких випадках в 16 тисяч разів перевищує продуктивність
Додаток Veloce DFT підтримує загальногалузевий формат файлів стандартної мови тестування інтерфейсу (STIL)
Кількість тестових шаблонів, які необхідно запустити для повної перевірки SoC, коштує часу та грошей. Ці великі набори шаблонів повинні бути надійними та працювати під час першого кремнію, щоб вони не ставили під загрозу графік поставки виробництва. Завдяки Veloce DFT App та прискоренню на основі емуляції в 10 тисяч разів швидше, ніж моделювання програмного забезпечення, можна встановити більш формальний процес перевірки для досягнення цільових цілей.

За допомогою Veloce DFT виконується структурний аналіз конструкції, щоб викорінити отвори покриття у виробничій програмі. Після того, як цей набір несправностей буде знайдено та стимул створено, Veloce DFT та Fault Apps повністю автоматизують процес запуску тесту та введення несправностей ітераційним способом. Отримане покриття несправностей можна об'єднати з базою даних покриття ATPG для остаточного покриття програми випробувань.

Структурні методи тестування DFT додають додаткову нефункціональну логіку лише для тестування в конструкцію, де мережі живлення та компонування конструкції можуть бути не оптимізовані для цієї додаткової логіки, що призводить до подій потужності, температури та швидкості під час тестів, які можуть зменшити врожайність та вплинути на дохід проекту. Додаток Veloce DFT разом із додатком Veloce Power можуть дати уявлення про події та оцінки потужності на початку проектування та планування.
