Catapult робить якісний RTL для ASIC/FPGA з C++/SystemC за половину часу ручного кодування. Проектування космічного дослідження, інтеграція синтезу RTL нижче за течією, а також оцінка/оптимізація потужності забезпечують кращі проекти. Перевірка дизайну, покриття коду та формальність знижують вартість перевірки RTL до 80%.
C++ або SystemC - це вибір, який дає командам гнучкість у вирішенні найбільш ефективної методології для їх проектування. Будь то чудова швидкість моделювання та перевірки послідовного C ++ з типами даних змінного струму (hlslibs.org), або явне моделювання паралельності за допомогою SystemC та MatchLib (з використанням типів змінного струму), Catapult допоможе вам.
За допомогою Catapult Flow налагодження RTL буквально зникає. Модель C перевіряється у своєму середовищі, і звідти створюється правильний за конструкцією RTL. Це значно зменшує зусилля з перевірки.
Навчальна бібліотека Catapult High-Level Synthesis (HLS) на вимогу містить набір навчальних шляхів з модулями для ознайомлення інженерів з HLS та верифікацією високого рівня.
Група для обговорення тонких моментів проектування та перевірки за допомогою інструментів Siemens EDA HLS та HLV. Приєднуйтесь до обговорення нових тем, функцій, контенту та технічних експертів.
Вільний і відкритий набір бібліотек, реалізованих у стандартному C++ для бітової точної розробки апаратного та програмного забезпечення. Це відкрита спільнота для обміну знаннями та інтелектуальною власністю для HLS, яка може бути використана для прискорення як досліджень, так і дизайну.
Блог, що охоплює методології та методи проектування та перевірки синтезу високого рівня наступного покоління (HLS).
Доступ до детальної документації, випусків, ресурсів тощо.
Допомагаючи вам досягти максимального впливу на бізнес, вирішуючи складні технологічні та корпоративні виклики за допомогою унікального поєднання досвіду розробки та дизайну та досвіду методології.
