High-Level Verification Solutions

Надаючи провідні в своєму класі продукти та методологію для проектування високого рівня, Siemens надає рішення в різних точках процесу проектування. Перевірка дизайну, покриття коду та функціоналу та формальна перевірка для перевірки еквівалентності C ++ та SystemC.

Майбутні події HLS & HLV Бібліотека ресурсів HLS & HLV

Катапульта High-Level Verification Solutions

Прискорюйте процес перевірки високого рівня (HLV) за допомогою відомих і надійних методів за допомогою платформи Catapult HLV. Скоротіть загальний час виконання та витрати на перевірку SoC до 80%, використовуючи перевірку дизайну високого рівня, покриття коду/функціоналу та статичні та формальні методи.

Catapult Coverage

Охоплення коду, що відповідає HLS, включаючи підтримку оператора, гілки, умови, експресії (FEC) та покриття доступу до масиву, а також функціональне покриття, натхненне SystemVerilog з підтримкою груп обкладок, точок покриття, контейнерів та хрестів.

Catapult Formal Verification Tools

Формально знайдіть помилки, неоднозначності та проблеми з дизайном проблем або помилки обмеження користувачів на початку процесу HLS. Навіть з відмінностями в хронометражі та інтерфейсах, Catapult Formal забезпечує перевірку та потік закриття покриття.

SLEC System

Перевірте правильність RTL у порівнянні з моделями високого рівня за допомогою SLEC. Доказ того, що специфікація та реалізація ідентичні, незважаючи на відмінності в мові, терміні чи абстракції.

Верифікація високого рівня

Questa HL-SystemC

Верифікація дизайну високого рівня за допомогою розширення Questa HL-SYC допомагає усунути проблеми перед синтезом, розпочинаючи перевірку раніше в процесі потоку.