Події синтезу та перевірки високого рівня катапульти

Приєднуйтесь до нас на нашому заході в Північній Америці, який є спеціальним середовищем для обміну ідеями, інформацією та найкращими практиками, які дозволяють вам керувати своєю роллю та досягати успіху зі своїми клієнтами.

Приєднуйтесь до нас у Мюнхені, де технічні сесії, проведені колегами, будуть ділитися з широкими темами, щоб ви могли вивчити нові концепції або глибоко зануритися у свою основну сферу знань.

Дізнайтеся, як дизайнери електроніки можуть використовувати HLS для розгортання індивідуальних прискорювачів. Пристосувавши прискорювач до конкретних висновків, він може перевершити готові графічні процесори/TPU, пропонуючи знижене споживання енергії.

У цій доповіді буде описано, як використовувати синтез високого рівня (HLS) для розробки індивідуальних прискорювачів ШІ, орієнтованих на технологію ASIC або FPGA. Дізнайтеся, як можна практично розгорнути висновки про штучний інтелект у своїх периферійних системах.

Вбудовані системи вимагають більшої обчислювальної потужності, ніж можуть забезпечити процесори. Апаратні прискорювачі пропонують рішення. Цей сеанс досліджує HLS, перетворюючи C ++ в RTL для ASIC/FPGA, з реальними прикладами в ML та обробці зображень.

Цей семінар охопить синтез високого рівня та його переваги у виробництві апаратних прискорювачів швидко та точно. Ми розглянемо покрокове проектування та перевірку алгоритму Wakeword за допомогою HLS.

Дослідіть архітектуру та мікроархітектуру SoftMax, щоб збалансувати продуктивність, площу, ресурси для граничних висновків. Відкрийте для себе гнучкі робочі процеси проектування FPGA, щоб йти в ногу з еволюційними алгоритмами.

Цей практичний сеанс познайомить вас із синтезом високого рівня, технологією, яка перетворює функцію C ++ у апаратну реалізацію. Ви створите співпроцесор RISC-V і інтегруєте його в дизайн Rocket Core.

Відкрийте для себе синтез високого рівня та його переваги у швидкому та точному виробництві апаратних прискорювачів. Ми розглянемо покрокове проектування та перевірку алгоритму Wake Word за допомогою HLS.

Приєднуйтесь до нас, щоб вивчити можливості EDA AI та побачити, що чекає майбутнє. Ми обговоримо грандіозне бачення створення спеціально побудованої централізованої платформи EDA AI.

Цей семінар охопить синтез високого рівня та його переваги у виробництві апаратних прискорювачів швидко та точно. Ми розглянемо покрокове проектування та перевірку алгоритму Wakeword за допомогою HLS.

Отримайте цінне уявлення про проблеми та рішення розгортання ML на апаратному забезпеченні. Зрозумійте, як HLS та hls4ml впорядковують розробку апаратних прискорювачів на основі нейронних мереж і є основоположними для майбутнього галузі.

User2User — це ваша можливість навчатися, розвиватися та спілкуватися з колегами-технічними експертами, які розробляють передові продукти за допомогою інструментів Siemens EDA.

Дізнайтеся, як використовувати HLS для перетворення C ++ у RTL для ASIC/FPGA, увімкнувши власні прискорювачі. Сесія охоплює найкращі практики HLS та приклади реального світу з обробки машин та зображень для вбудованих систем.

Дослідіть синтез високого рівня для швидкого та точного створення апаратного прискорювача. Ми розглянемо дизайн та перевірку RTL за допомогою алгоритму Wakeword та продемонструємо Catapult AI NN, розширюючи HLS на Python для швидшого розробки HW AI.

Приєднуйтесь до нас у DVCon US: відвідайте наші короткі семінари, обід, статті та плакатні сесії. Відвідайте нас на стенді 301, щоб дізнатися, як Siemens може допомогти вам швидше створити розумне майбутнє.

Відвідайте Siemens EDA, щоб зосередитися на практичному застосуванні мов, інструментів, методологій та стандартів для проектування та перевірки електронних систем та інтегральних схем для покращення власних потоків.

Відвідайте Siemens EDA, щоб зосередитися на практичному застосуванні мов, інструментів, методологій та стандартів для проектування та перевірки електронних систем та інтегральних схем для покращення власних потоків.

Приходьте подивитись основну доповідь Анкура Гупти: Як штучний інтелект переосмислює напівпровідниковий дизайн для Edge
Вівторок, 10 вересня о 11:15

Відвідайте Siemens EDA, щоб зосередитися на практичному застосуванні мов, інструментів, методологій та стандартів для проектування та перевірки електронних систем та інтегральних схем для покращення власних потоків.

Відвідайте Siemens EDA, щоб зосередитися на практичному застосуванні мов, інструментів, методологій та стандартів для проектування та перевірки електронних систем та інтегральних схем для покращення власних потоків.

Ця доповідь покаже, як HLS можна використовувати для швидкого створення та оцінки декількох реалізацій RTL для прискорювача AI за допомогою одного алгоритмічного опису.

Відвідайте експертів з автоматизації електронного проектування Siemens (EDA) на DAC 2024, 23-27 червня 2024 року, у Сан-Франциско, Каліфорнія.

Попит на обчислювальну потужність у вбудованих системах продовжує зростати. Переміщення функцій до прискорювачів HW має вирішальне значення. HLS автоматизується, перетворюючи функції C ++ у описи HW для ASIC або FPGA, підвищуючи ефективність у IP та ML.

Відвідайте наш інформативний підручник, обід, семінари, статті та плакатні сесії та відвідайте наш виставковий стенд, щоб дізнатися, як Siemens може допомогти вам швидше створити розумне майбутнє.

Ми покажемо, як HLS можна використовувати для перенесення конкретних функцій зі стека 5G L1 з SW в HW. HLS може забезпечити практичне розгортання 5G, яке інакше було б неможливим.

У цьому практичному класі учасники розроблять прискорювач висновків за допомогою HLS. Учасники отримають розуміння того, як створити індивідуальний прискорювач висновків та переваги, які він може принести вбудованій системі.

Відкрийте для себе неперевершену видимість та уявлення про складну функціональну поведінку AI SoC від команди Tessent Embedded Analytics в AIHW, а також дізнайтеся про використання потужності архітектури RISC-V для конструкцій на основі ASIC та FPGA.

Цього року Catapult та PowerPro провели досить багато сеансів на ЦАП, де був сеанс від NVIDIA та інший від Telechips. Скористайтеся посиланнями на вимогу нижче, щоб переглянути наші презентації на стенді.

C.E.A. представляє методологію, яка поєднує фреймворк DL з відкритим кодом N2D2 та Catapult HLS, щоб допомогти зменшити процес проектування апаратних прискорювачів, що дозволяє йти в ногу з новими алгоритмами AI.

Telechips розробив основний IP AXI4, який відповідає повним специфікаціям AXI4, використовуючи C ++ HLS, забезпечуючи програмний доступ до блоків DMA, одночасно досягаючи високої пропускної здатності за допомогою декількох видатних та серійних серій.

Синтез високого рівня був досить гарячою темою на U2U в Північній Америці та Європі. Перегляньте всі наші сесії U2U 2023 року.

Дізнайтеся більше про вебінар «Архітектурні вдосконалення для низької потужності та функціональної безпеки прискорювачів CNN потоку даних за допомогою HLS».

Дізнайтеся, як C++ і SystemC/MatchLib HLS — це більше, ніж просто перетворення SystemC в RTL. Ми розглянемо вибір мови, дослідження архітектури, оцінку потужності та оптимізацію, які працюють для забезпечення конкурентоспроможного RTL швидко та дешево.

Потік проектування, включаючи спільний дизайн HW/SW та HLS, що дозволяє розробникам мігрувати інтенсивні обчислювальні функції з програмного забезпечення, що працює на вбудованому процесорі, до прискорювача на основі HW як периферійних пристроїв на основі шини з нещільно пов'язаними.

Дізнайтеся, як можна використовувати синтез високого рівня для переходу від Python до синтезованого RTL, щоб розгорнути спеціальний прискорювач штучного інтелекту швидше та простіше, ніж ви вважали можливим.

Корнелл вводить HiSparse: прискорювач множення густих векторів з розрідженою матрицею. Використовуючи як реалізацію, так і моделювання HLS, їх розріджені прискорювачі забезпечують перспективне прискорення зі збільшеною пропускною здатністю та енергоефективністю.

FNAL демонструє, що модель автокодера NN може бути реалізована в радіаційно-стійкому ASIC для виконання стиснення даних із втратами. Це полегшує проблему передачі даних, зберігаючи критичну інформацію енергетичного профілю детектора.

Стандарти 5G відкривають світ розробки обладнання для всіх, хто може створити найкращі, економічно ефективні продукти. Catapult, Questa та Veloce забезпечують інтегровані, надійні рішення для проектування та перевірки для проектування системи 5G.

本 ウ ビ ナ ー、特 別 招 待 講 演。

На цьому вебінарі ми поділимося цією новою моделлю апаратного дизайну, керованого даними, яка створює значно краще апаратне та програмне забезпечення - щільно оптимізоване для конкретних додатків.

Цей підручник продемонструє перетворення алгоритму HLS на прикладі алгоритму від повної реалізації програмного забезпечення до високопродуктивної, ефективної реалізації з поєднанням апаратних та програмних елементів.

Огляд того, що таке HLS і як його можна використовувати для створення прискорювачів для конкретних додатків. Він покаже, як ці прискорювачі можуть бути інтегровані в систему на основі процесорів з точки зору апаратного та програмного забезпечення.

HLS робить можливим справжній спільний дизайн HW/SW, дозволяючи точне розділення

дослідження та обмін функціональними можливостями між SW та HW прискорювачем до

оптимізувати трафік шини, використання пам'яті та навантаження процесора.

У цій доповіді буде досліджено, як HLS можна використовувати для надання даних, необхідних для прийняття критичних рішень щодо компромісу дизайну, та охопить, як HLS може забезпечити перевірку системи в потоці MBSE, і як HLS може зменшити ризики ланцюга поставок.

Щоб зрозуміти, який потік HLS Catapult краще підходить для наших потреб у JPL-NASA, ми впровадили ядро обробки зображень Harris Corner Detector як у нечасовому C ++, так і в тимчасовому SystemC. Будуть представлені уроки, отримані з кожного потоку.

Цей підручник піде до питання якості дизайну з унікальної точки зору.

Цей семінар покаже приклад дизайну, що працює на різних рівнях абстракції, досліджуючи різні цілі перевірки, яких можна досягти на кожному етапі процесу проектування.

Гарвард проливає світло на їхню гнучку методологію спільного проектування та спільної перевірки алгоритм-апаратного забезпечення, що працює на високорівневому синтезі, що дозволило їм зменшити зусилля з проектування передніх версій VLSI на порядки.

Цей сеанс покаже, як створити різні типи прискорювачів за допомогою HLS та як їх інтегрувати в конструкції процесорів RISC-V. Як приклади будуть використані алгоритм виведення штучного інтелекту та алгоритм шифрування.

Розгортання алгоритму в апаратному забезпеченні вимагає розуміння алгоритму та його залежностей даних. Ми опишемо автоматизований спосіб отримати ці відомості з опису C ++ з автоматизованим шляхом до RTL через HLS.

Розгортання алгоритму в апаратному забезпеченні вимагає розуміння алгоритму та його залежностей даних. Ми опишемо автоматизований спосіб отримати ці відомості з опису C ++ з автоматизованим шляхом до RTL через HLS.

Цей вебінар демонструє, як можна швидше досягти всебічної перевірки на більш високому рівні абстракції, але все ж застосовувати відомі та надійні методи перевірки RTL.

Презентація дасть технічний огляд платформи Catapult HLS на високому рівні, яку ви можете використовувати у своїх майбутніх проектах, щоб прискорити процес розробки.

На цьому круглому столі ми обговоримо деякі цікаві підходи кодизайну HW/SW та плюси та мінуси цих підходів. Ведучи Аноп Саха та Рассел Кляйн із Siemens, до якого приєднався Тьєррі Тамбе з Гарвардського університету.

Ця доповідь буде зосереджена на кремнію для краю та виборі дизайну, який допомагає розгорнути потужні алгоритми машинного навчання на крихітному недорогому енергоефективному обладнанні.

AI готовий стати повсюдним у вбудованих системах. Дізнайтеся, як можна ефективно розгорнути висновки на пристроях з низькою потужністю, обмеженими обчисленнями, без необхідності брати з собою дійсно довгий подовжувач.

Основний доповідь, що охоплює нові технології - від HLS до апаратного програмного кодизайну, що охоплює минуле, сьогодення та майбутнє процесу проектування кремнію, збої та останні технологічні тенденції.