Синтез та перевірка катапульти високого рівня

Catapult має найширший портфель рішень для апаратного проектування для C ++ та синтезу високого рівня на основі SystemC (HLS). Фізичний режим Catapult з мульти-VT, з оцінкою та оптимізацією низької потужності, а також ряд провідних рішень для перевірки роблять Catapult HLS більше, ніж просто «C до RTL».

Майбутні події HLS & HLV Бібліотека ресурсів HLS & HLV

Катапульта High-Level Synthesis Solutions

Рішення Catapult High-Level Synthesis забезпечують підтримку мов C ++ та SystemC, незалежність FPGA та ASIC, оцінку та оптимізацію потужності ASIC, а також найновіші з фізично обізнаної області мульти-VT та оптимізацію продуктивності для підвищення ваших проектів.

C++/SystemC Synthesis

Комплексний потік HLS, що приймає C ++ або SystemC як вхід для дизайну та оптимально орієнтований на реалізацію ASIC, eFPGA або FPGA, налаштованих на частоту та цільову технологію.

Рішення з низькою енергією

Коли справа доходить до вивчення космосу раннього проектування, оцінки потужності та оптимізації для низькопотужного ASIC RTL, Catapult генерує високоефективний RTL, оптимізований за допомогою нашого PowerPro технологія під капотом.

Векторна графіка катапульти з позначеними частинами, такими як «Рука», «Противага» та «Тригер».

Рішення AI

Catapult AI покращує HLS для прискореного дослідження дизайну, аналізу квантування та продуктивності, прогнозування потужності та площі.

Катапульта High-Level Verification Solutions

Прискорюйте процес перевірки високого рівня (HLV) за допомогою відомих і надійних методів за допомогою платформи Catapult HLV. Скоротіть загальний час виконання та витрати на перевірку SoC до 80%, використовуючи перевірку дизайну високого рівня, покриття коду/функціоналу та статичні та формальні методи.

Catapult Coverage

Охоплення коду, що відповідає HLS, включаючи підтримку оператора, гілки, умови, експресії (FEC) та покриття доступу до масиву, а також функціональне покриття, натхненне SystemVerilog з підтримкою груп обкладок, точок покриття, контейнерів та хрестів.

Catapult Formal Verification Tools

Формально знайдіть помилки, неоднозначності та проблеми з дизайном проблем або помилки обмеження користувачів на початку процесу HLS. Навіть з відмінностями в хронометражі та інтерфейсах, Catapult Formal забезпечує перевірку та потік закриття покриття.

SLEC System

Перевірте правильність RTL у порівнянні з моделями високого рівня за допомогою SLEC. Доказ того, що специфікація та реалізація ідентичні, незважаючи на відмінності в мові, терміні чи абстракції.

Верифікація високого рівня

Questa HL-SystemC

Верифікація дизайну високого рівня за допомогою розширення Questa HL-SYC допомагає усунути проблеми перед синтезом, розпочинаючи перевірку раніше в процесі потоку.