3D-інтегральні схеми (3D IC) з'являються як революційний підхід до проектування, виробництва та упаковки в напівпровідниковій промисловості. Пропонуючи значні переваги за розмірами, продуктивністю, енергоефективністю та вартістю, 3D-мікросхеми готові перетворити ландшафт електронних пристроїв. Однак із 3D-мікросхемами з'являються нові проблеми з проектуванням та перевіркою, які необхідно вирішити для забезпечення успішного впровадження.
Основною проблемою є забезпечення того, щоб активні чіплети в 3D IC-збірці поводилися електрично за призначенням. Дизайнери повинні почати з визначення 3D-укладання, щоб інструменти проектування могли зрозуміти зв'язок та геометричні інтерфейси між усіма компонентами збірки. Це визначення також стимулює автоматизацію впливу паразитарного з'єднання поперечної матриці, заклавши основу для аналізу теплових та напружених впливів на 3D-рівні.
