Проблеми цифрової реалізації
Управління складністю проектування, показниками продуктивності/потужності/площі та часом виходу на ринок є вирішальними проблемами сучасного дизайну SoC. Складність правил проектування та час зустрічі роблять закриття дизайну складнішим, ніж будь-коли, і вимагає зміни парадигми місця та маршруту.
Досягнення закриття ДРК
Широке використання технології множинного моделювання, літографії EUV та комірок змішаної висоти ускладнює розміщення та маршрутизацію. Для ефективного закриття ДРК необхідні фундаментальні зміни в технології розташування та маршруту.
Надання конкурентоспроможних PPA
Ринок хоче мікросхем з найнижчим енергоспоживанням та найвищою продуктивністю. Проривні технології оптимізації можуть мінімізувати потужність, досягаючи цілей термінів та площі та контролюючи витрати на розробку.
Скорочення часу до закриття
Точна оцінка часу після маршруту важча, ніж будь-коли, зі збільшенням опору проводу/через. Уникайте ітерацій, покращуйте PPA та скорочуйте час до закриття, витягуючи видимість детального маршруту раніше в потоці.
Місце та маршрут руйнують цифровий дизайн IC
Технологія впровадження PowerFirst
Зменшити загальне енергоспоживання для чутливих до потужності застосувань
Синтез, орієнтований на детальний маршрут
Реалізуйте швидке закриття конструкції та вирішуйте передові проблеми з високим питомним опором вузла
Сертифікований провідними ливарними виробами
Сертифікований провідними ливарними заводами через 4 нм та швидке підвищення по 3 нм сертифікатів
Представляємо Aprisa: Програмне рішення «Місце та маршрут»
Aprisa платформа «місце та маршрут» - це детально орієнтоване на маршрут рішення проблем впровадження сучасних цифрових мікросхем.
