Проектування на передових технологічних вузлах вимагає управління зростаючою складністю мікросхеми, коротшими графіками та вищими витратами на розробку. Aprisaархітектура, орієнтована на детальний маршрут, вирішує ці проблеми завдяки швидшому закриттю дизайну та більш передбачуваному PPA для потоків RTL-GDS.
Aprisa цифрова реалізація - це рішення RTL-to-GDS, яке пропонує повний синтез та функціональність місця та маршруту для ієрархічних конструкцій верхнього рівня та реалізації на рівні блоків. Це кореляція якості стрічки з інструментами підписання, як для синхронізації STA, так і для DRC, зменшує закриття конструкції та забезпечує оптимальну продуктивність, потужність та площу (PPA).
Aprisa пропонує повну підтримку RTL-to-GDS, включаючи фізично усвідомлений синтез RTL. Його архітектура, орієнтована на детальний маршрут, з уніфікованою ієрархічною моделлю даних та спільними основними механізмами, а також вбудованими технологіями штучного інтелекту забезпечують швидке та більш передбачуване закриття PPA та швидке підвищення продуктивності.
Aprisa пропонує повну функціональність для ієрархічного дизайну верхнього рівня та впровадження на блоковому рівні для складних цифрових дизайнів. Його архітектура, орієнтована на детальний маршрут, уніфікована ієрархічна модель даних та спільні механізми фундаменту забезпечують швидке закриття дизайну та оптимальну якість результатів (QoR).
Aprisaархітектура, орієнтована на детальний маршрут, та уніфікована ієрархічна модель даних забезпечують ефективний та частий зв'язок між фізично усвідомленим синтезом RTL, оптимізацією розміщення, оптимізацією CTS та детальною маршрутизацією для покращення якості результатів, зменшення ітерацій та швидшої конвергенції дизайну.
Оптимізація в ієрархії (iHO) виконує закриття часу на верхньому рівні та рівні блоку одночасно, усуваючи необхідність перебюджетування часу або згладжування дизайну. Це дає можливість мінімізувати кількість ітерацій ECO, що призводить до скорочення зусиль щодо тимчасового закриття з тижнів до днів.
Aprisa забезпечує оптимальну PPA з коробки. Це допомагає фізичним дизайнерам зменшити зусилля на кожному кроці потоку RTL-GDS та досягти швидшого часу виходу на ринок.
Aprisa підтримує детальну інформацію про маршрутизацію на критичних мережах протягом потоку RTL-GDS, зменшуючи кількість ітерацій проектування та досягаючи швидшого закриття дизайну.
Aprisa AI переосмислює цифрову реалізацію RTL-to-GDS шляхом безперебійної інтеграції штучного інтелекту в ядро потоку. Автоматичне дослідження дизайну, вбудований інтерфейс природної мови та можливості агента AI для підвищення продуктивності.
AprisaКореляція із стандартними галузевими інструментами підписання забезпечує швидший дизайн PPA, усуваючи потребу в додаткових захисних смугах та зменшуючи кількість ітерацій ECO, що призводить до скорочення часу закриття підписання.
Режим PowerFirst в режимі Aprisa дозволяє дизайнерам спочатку впроваджувати найкращу потужність, а потім сходитися з найкращою продуктивністю. Ця техніка забезпечує кращу потужність для конструкцій, орієнтованих на потужність, не жертвуючи продуктивністю.
Незалежно від того, чи прагнуть фізичні дизайнери реалізувати дуже складні проекти або зробити стрічку за найкоротший проміжок часу, Aprisa працює переважно з коробки для надання PPA та метрик дизайну, які мають найбільше значення для будь-якого проекту цифрового проектування мікросхем.
Зверніться із запитаннями чи коментарями. Ми тут, щоб допомогти!
