Тайванська компанія з виробництва напівпровідників (TSMC) стала піонером бізнес-моделі чистої ливарної промисловості. Вирішивши не проектувати, виробляти та не продавати будь-які напівпровідникові вироби під власною назвою, ключем до успіху TSMC завжди було зосередження уваги на успіху своїх клієнтів. Напівпровідники виробництва TSMC обслуговують глобальну клієнтську базу, яка є великою та різноманітною, з широким спектром додатків, що використовуються на різних кінцевих ринках, включаючи смартфони, високопродуктивні обчислення, Інтернет речей (IoT), автомобільну та цифрову побутову електроніку.
TSMC
TSMC EDA Alliance зменшує дизайнерські бар'єри для прийняття клієнтами технологічних технологій TSMC. Як партнер EDA Alliance, Siemens EDA тісно співпрацює з командами дизайнерських технологій TSMC для вирішення взаємних потреб у проектуванні клієнтів шляхом включення нових функцій інструменту EDA, які узгоджуються з передовою дорожньою картою розробки процесів TSMC, а також впровадження методології проектування TSMC у еталонних потоках. Завдяки цій співпраці TSMC та Siemens EDA дозволяють спільним клієнтам краще досягти своєї мети PPA за коротший проміжок часу.
TSMC ЕДА Альянс
Таблиця покриття TSMC
Портфоліо мікросхем Siemens EDA | Фізична перевірка | Подвійний/багатошаблонний | Відповідність шаблону | LVS | Видобуток паразитів | ПЕРК | Цілісність живлення та ЕМ | Заповнення¹ | Custom Design | Місце і маршрут | Моделювання схеми |
14 Ангстрем-клас (А14) | ✔ | ✔ | ✔ | ✔ | ВИТИРАТИ | ✔ | | ✔ | | | ✔ |
16 Ангстрем-клас (А16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ВИТИРАТИ | ✔ | | ВИТИРАТИ | ✔ |
3нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4 нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5 нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7 нм/6 нм | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ВИТИРАТИ | ✔ | ✔ |
16 нм/12 нм | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 нм/22 нм | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45 нм/40 нм | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 нм/55 нм | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90 нм | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0,13 мм/0,11 мкм | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
> = 0,18 мкм | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: сертифікований; WIP: незавершені роботи (станом на січень 2026 р.)
[1]: Калібр SmartFill має значення POR (план запису) нижче 20 нм, а фіктивне заповнення вище 20 нм.
●: Технологічні файли будуть надані Siemens для тих технологічних вузлів, які ще не сертифіковані. Будь ласка, зв'яжіться з командою продуктів Aprisa для ваших запитів.
Сертифікація робочого процесу упаковки IC
Наша постійна співпраця з TSMC успішно призвела до автоматизованої сертифікації робочого процесу для їх технології інтеграції iNFO, яка є частиною 3ДТканина платформа. Для спільних клієнтів ця сертифікація дозволяє розробляти інноваційні та високодиференційовані кінцеві продукти з використанням найкращого в своєму класі програмного забезпечення EDA та провідних у галузі передових технологій інтеграції упаковки.
Наші автоматизовані робочі процеси проектування Info_OS та Info_POP є тепер сертифіковано TSMC. Ці робочі процеси включають Innovator3D IC, HyperLynx DRC, і Calibre nmDRC технології.
Вбудований вентилятор (iNFO)
Як визначено TSMC, iNFO - це інноваційна технологічна платформа системної інтеграції на рівні пластин, що відрізняється RDL високої щільності (Re-Distribution Layer) та TIV (через InFo Via) для взаємозв'язку високої щільності та продуктивності для різних додатків, таких як мобільні, високопродуктивні обчислення тощо. Платформа iNFO пропонує різні схеми пакетів у 2D та 3D, оптимізовані для конкретних застосувань.
Info_OS використовує технологію iNFO та має ширину/простір лінії RDL з більшою щільністю 2/2 мкм для інтеграції декількох вдосконалених логічних чіплетів для мережевих додатків 5G. Він забезпечує гібридні кроки накладки на SoC з мінімальним кроком вводу/виводу 40 мкм, мінімальним кроком нахилу C4 Cu 130 мкм та розміром сітки> 2X інФо на підкладках> 65 х 65 мм.
Info_pop, перший у галузі пакет вентилятора рівня 3D-вафель, має RDL та TIV високої щільності для інтеграції мобільного AP зі стекуванням пакетів DRAM для мобільних додатків. Порівняно з FC_pop, Info_pop має тонший профіль і кращі електричні та теплові характеристики через відсутність органічної підкладки та удару С4.
Чіп на вафлі на підкладці (CowOS)
Інтегрує логіку та пам'ять у 3D-націлюванні, AI та HPC. Innovator3D IC створює, оптимізує та керує 3D-моделлю всієї збірки пристроїв CowOS.
Вафля на вафлі (WoW)
Innovator3D IC створює, оптимізує та керує 3D-цифровою моделлю близнюків, яка забезпечує детальне проектування та перевірку.
Система на інтегрованих мікросхемах (SoIC)
Innovator3D IC оптимізує та керує цифровою 3D-моделлю близнюків, яка забезпечує проектування, а потім перевірку за допомогою технологій Calibre.