Skip to main content
Цю сторінку перекладено автоматично. Перейти натомість до англійської версії?
3D-ілюстрація друкованої плати з різними компонентами та проводами.
Розширений 3D IC дизайн потік

3D рішення для проектування та упаковки мікросхем

Інтегроване рішення для упаковки мікросхем, яке охоплює все, від планування та створення прототипів до підписання різних технологій інтеграції, таких як FCBGA, FOWLP, 2.5/3DIC та інші. Наші рішення для упаковки 3D IC допоможуть вам подолати обмеження монолітного масштабування.

Зображення являє собою логотип з синім фоном і білим контуром голови людини з короною зверху.

Відзначене нагородами рішення

Лауреат премії 3D Incites Technology Enablement

Що таке 3D-дизайн IC?

Напівпровідникова промисловість досягла великих успіхів у технології ASIC за останні 40 років, що призвело до кращої продуктивності. Але оскільки закон Мура наближається до своїх меж, масштабування пристроїв стає все важче. Скорочення пристроїв тепер займає більше часу, коштує дорожче і створює проблеми в технологіях, проектуванні, аналізі та виробництві. Таким чином, входить 3D IC.

Що керує 2,5/3D IC?

3D IC - це нова парадигма дизайну, обумовлена зменшенням прибутку масштабування технології IC, AKA Закон Мура.

Альтернативи монолітним рішенням, що стимулюють рентабельність

Альтернативи включають розбиття системи на чіпі (SOC) на менші підфункції або компоненти, відомі як «чіплети» або «жорсткий IP», а також використання декількох матриць для подолання обмежень, накладених розміром сітки.

Більша пропускна здатність/менша потужність

Досягається шляхом наближення компонентів пам'яті до процесорних блоків, зменшення відстані та затримки доступу до даних. Компоненти також можна укладати вертикально, дозволяючи менші фізичні відстані між ними.

Гетерогенна інтеграція

Існує кілька переваг гетерогенної інтеграції, включаючи можливість змішувати різні технологічні та технологічні вузли, а також можливість використовувати платформи складання 2.5D/3D.

3D рішення для проектування мікросхем

Наші рішення для проектування 3D IC підтримують архітектурне планування/аналіз, планування/перевірку фізичного дизайну, електричний аналіз та аналіз надійності, а також підтримку тестування/діагностики через передачу виробництва.

Інформаційна кімната Siemens Innovator 3D IC з людиною, що стоїть перед екраном, що відображає 3D-модель.

Гетерогенна інтеграція 2,5/3D

Повна система для гетерогенного системного планування, що пропонує гнучке створення логіки для безперебійного підключення від планування до остаточної системи LVS. Функціональність планування підлоги підтримує масштабування складних різнорідних конструкцій.

Рекламне зображення для Aprisa із зображенням людини в костюмі та краватці з розмитим фоном.

Реалізація 3D SoIC

Досягніть швидшого циклу проектування та шляху до стрічки за допомогою маршрутизації дизайну та закриття PPA під час оптимізації розміщення. Оптимізація в ієрархії забезпечує закриття часу верхнього рівня. Оптимізовані технічні характеристики забезпечують кращий PPA, сертифікований для вдосконалених вузлів TSMC.

Діаграма, що показує інтеграцію субстрату з мережею блокчейн.

Реалізація субстрату

Єдина платформа підтримує вдосконалений SIP, чіплет, кремнієвий інтерпозер, органічну та скляну підкладку, скорочуючи час проектування за допомогою вдосконаленої методології повторного використання IP. Перевірка відповідності SI/PI та правил процесу в проекті виключає ітерації аналізу та підписання.

Людина стоїть перед будівлею з великим вікном і знаком зверху.

Функціональна перевірка

Це рішення перевіряє нетлист збірки пакетів проти «золотого» довідкового netlist, щоб забезпечити правильність функціоналу. Він використовує автоматизований робочий процес з формальною перевіркою, перевіряючи всі взаємозв'язки між напівпровідниковими пристроями за лічені хвилини, забезпечуючи високу точність та ефективність.

Схема інтерфейсу пам'яті DDR з тактовим сигналом і лініями даних.

Електричне моделювання та виписка

Приводьте фізичну компоновку з аналізом у проекті та електричним наміром. Поєднуйте екстракцію кремнією/органіки для моделювання SI/PI з технологічно точними моделями. Підвищуйте продуктивність та якість електроенергії, масштабуючи від прогнозного аналізу до остаточного підписання.

3D-ілюстрація друкованої плати з різними компонентами та підключеними проводами.

Механічний спільний дизайн

Підтримуйте механічні об'єкти в плані пакета, дозволяючи будь-який компонент розглядатися як механічний. Механічні осередки включені в експорт аналізу, з двонаправленою підтримкою XPd та NX через бібліотеку за допомогою IDX, забезпечуючи безперебійну інтеграцію.

На зображенні зображена стопка книг із синьою обкладинкою та білим логотипом на лицьовій стороні.

Фізична перевірка

Комплексна перевірка для підписання підкладки, що не залежить від компонування, за допомогою Calibre. Це зменшує кількість ітерацій підписання, вирішуючи помилки через HyperLynx-Конструктивна перевірка DRC, підвищення врожайності, технологічності та зменшення витрат та брухту.

Рекламне зображення для Calibre 3D Thermal із тепловізійною камерою з червоним світлом зверху.

Теплові/механічне моделювання

Теплове рішення, що охоплює транзистор до системного рівня та масштабується від раннього планування до підписання системи, для детального термічного аналізу на рівні штампу з точними пакетними та граничними умовами. Зменшіть витрати, мінімізуючи потребу в тестових чіпах і допомагайте визначити проблеми надійності системи.

Схема, що показує процес потоку з різними етапами та зв'язками між ними.

Управління життєвим циклом продукту

Управління

даними бібліотеки та дизайну, специфічна для eCAD. Забезпечує безпеку та простежуваність даних WIP з вибором компонентів, розповсюдженням бібліотеки та повторним використанням моделей. Бездоганна інтеграція PLM для управління життєвим циклом продукту, координації виробництва, запитів на нові деталі та управління активами.

Схема, що показує багатошаровий чіп з різними взаємопов'язаними компонентами та шляхами.

2.5D/3D дизайн для тестування

Обробляйте кілька штамп/чіплетів за допомогою тестування на рівні штампів та стеків, підтримуючи стандарти IEEE, такі як 1838, 1687 та 1149.1. Він забезпечує повний доступ до матриці в упаковці, перевірку вафель та розширює 2D DFT до 2.5D/3D, використовуючи Tessent Streaming Scan Network для безперебійної інтеграції.

Рекламне зображення для Ейвері із зображенням людини, яка тримає стопку білих паперів із смайликом.

Перевірка IP для 3D IC

Усуньте час, витрачений на розробку та підтримку спеціальних функціональних моделей шин (BFM) або компонентів перевірки. Avery Verification IP (VIP) дозволяє командам системи та системи на чіпі (SoC) досягти значного підвищення продуктивності перевірки.

Оголошення прес-релізу для перевірки Solido IP з логотипом та текстом.

3D проектування та перевірка мікросхем

Intelligent Custom IC Platform Solido, що працює на базі фірмової технології з підтримкою штучного інтелекту, пропонує передові рішення для перевірки схем, розроблені для вирішення проблем 3D-мікросхем, задоволення суворих вимог до сигналу, потужності та теплової цілісності та прискорення розробки.

На зображенні зображена людина, що стоїть перед дошкою зі схемою і текстом.

Дизайн для надійності

Забезпечте надійність взаємозв'язку та стійкість до ESD за допомогою комплексних вимірювань опору від точки до точки (P2P) та щільності струму (CD) через матрицю, інтерпозер та упаковку. Враховуйте відмінності технологічних вузлів та методології ESD з надійним взаємозв'язком між пристроями захисту.

Що можуть зробити для вас рішення для проектування 3D IC?

Чіплет розроблений з розумінням, що він буде з'єднаний з іншими чіплетами в пакеті. Близькість і менша відстань з'єднання означає менше споживання енергії, але це також означає координацію більшої кількості змінних, таких як енергоефективність, пропускна здатність, площа, затримка та висота тону.

Поширені запитання про наші рішення для 3D-мікросхем

Докладніше

Давайте поговоримо!

Зверніться із запитаннями чи коментарями. Ми тут, щоб допомогти!