DDRx Tasarım ve Doğrulama

HyperLynx, Çift Veri Hızı (DDR) arayüzleri için entegre sinyal bütünlüğü ve zamanlama analizi gerçekleştirir ve sinyal kalitesini, eğriliği ve zamanlama gereksinimlerini doğrular. Otomatik düzen çıkarma, 3D EM modelleme ve gelişmiş simülasyon teknikleri, güce duyarlı analiz ve DDR5 uygulamalarını destekler.

HyperLynx kaynakları

DDR arayüzlerinin analizi

DDR arayüzleri, her biri benzersiz sinyal kalitesi gereksinimlerine sahip birden fazla sinyal grubu içerir. Ayrıca, tatmin edilmesi gereken sinyal grupları arasında göreceli zamanlama ilişkilerine sahiptirler. Tasarımın amaçlandığı gibi çalışacağından emin olmak için tüm gruplardaki tüm sinyallerin analiz edilmesi gerekir. Burada gösterilen resimde saat, komut/adres, veri, veri flaş ve durum dahil olmak üzere 64'ten fazla sinyal vardır. Herhangi bir sinyalde bir sinyal kalitesi veya zamanlama sorunu, tüm arayüzü çalışmaz hale getirme potansiyeline sahiptir.

Neyse ki, DDR arayüzleri, arayüz gereksinimlerini belgeleyen JEDEC spesifikasyonlarıyla ilişkilidir - ancak yalnızca arayüzün DRAM tarafı için. JEDEC, denetleyici G/Ç sinyali veya zamanlama gereksinimlerini belirtmez, bu nedenle farklı kontrolörler analiz sırasında dikkate alınması gereken benzersiz davranışlara sahip olacaktır. Örneğin, denetleyiciler bir arayüz, bayt, nibble veya bireysel bit bazında deskewing işlemi gerçekleştirebilir veya hiç yapmayabilir.

Bir arayüzün çalışacağından emin olmak, denetleyiciye özgü davranışlar da dahil olmak üzere tüm sinyaller ve gruplar arası ilişkiler için sinyal kalitesi ve zamanlama gereksinimlerinin karşılanmasını gerektirir. Bu, göz ölçümlerini çıkarmak ve zamanlama hesaplamaları sırasında kullanılmak üzere uçuş sürelerini birbirine bağlamak için tüm sinyalleri ve işleme sonrası dalga formu verilerini simüle etmeyi gerektirir. Bu analizi eksiksiz bir DDR arayüzü için yapmak zordur, çünkü düzinelerce sinyal söz konusudur. İdeal olarak, bu analiz karmaşıklığı ve ilgili analiz adımlarının sayısı nedeniyle tamamen otomatik olmalıdır.

DDR design and verification analyzing DDR4 and DDR5 interfaces calculating JEDEC specs shown as a screen shot from HyperLynx.

Otomatik tam arayüz düzen sonrası doğrulama

Computer interface with graphs, charts, and data visualizations on multiple screens

HyperLynx, otomatik düzen topolojisi çıkarmayı gelişmiş DDR protokolüne duyarlı simülasyon, kapsamlı dalga formu sonrası işleme ve rapor oluşturma ile birleştirerek tam arayüz DDR yerleşim sonrası doğrulamayı tamamen otomatikleştirir.

HyperLynx DDR doğrulaması, farklı fiziksel olayları genel sistem performansı üzerindeki bireysel etkilerini belirlemek için farklı fiziksel olayları açıp kapatmanıza olanak tanıyan birden fazla düzen modelleme doğruluğu düzeni düzeni doğruluğu sunar. Otomatik analiz akışları, ideal olmayan dönüş yollarının, dönüş akımı paylaşımının ve Eşzamanlı Anahtarlama Gürültüsünün (SSN) etkilerinin doğru bir şekilde modellenmesini sağlayan HyperLynx Advanced Solvers ile tamamen entegre edilmiştir. Hepsinden iyisi, düzen modellemesi tamamen otomatiktir - sadece ilgilenilen sinyalleri, sinyalleri saldırgan olarak değerlendirmek için kriterleri belirtin - ve HyperLynx gerisini halleder.

HyperLynx DDR yerleşim sonrası doğrulama, seçilen DRAM teknolojisi ve denetleyici özelliklerine dayalı olarak protokole özgü analiz gerçekleştirir ve size neyin geçtiğini, neyin başarısız olduğunu ve ne kadarının ne kadarını söyleyen ayrıntılı bir HTML raporu oluşturur.

Düzen öncesi tasarım analizi

HyperLynx DDR pre-layout PCB design analysis showing proposed layout and analysis for a subset of trace signals.

Uygun bir yönlendirme stratejisi tanımlandıktan sonra, kısıtlamalar grafiksel olarak yakalanabilir ve otomatik olarak düzene sürülebilir.

DDR hızları arttıkça, voltaj ve zamanlama marjları düşmeye devam eder, bu da yerleşim başlamadan önce tasarım alanını simülasyonla kapsamlı bir şekilde araştırmayı zorunlu kılar. Çoğu DDR analiz metodolojisi, neredeyse yalnızca, tam arayüzün nasıl performans göstereceğini temsil etmek için bir avuç sinyalin analiz edildiği yerleşim öncesi analize odaklanır.

Düzen öncesi analiz sırasında, pratik olarak düzenlenemeyen veya üretilemeyen idealist bir temsil yerine gerçekten inşa edileceği için tasarımı modellemek kritik derecede önemlidir. HyperLynx, tasarım yığınlama ve izleme özelliklerinin belirli bir fabrika satıcısıyla gerçekleştirilebilecek fiziksel bir gerçekliği temsil etmesini sağlamak için Z-Zero'nun Z-Planner (TM) yazılımıyla sıkı bir şekilde entegre edilmiştir.

Düzen öncesi analiz, tasarımcıların önerilen bir düzen topolojisi oluşturduğu, analizi çalıştırdığı, sonuçları gözden geçirdiği ve yinelediği etkileşimli bir süreçtir. Analiz sürecinin, aslında sistem bağlamında ölçülecekleri için tasarımın voltaj ve zamanlama marjlarını rapor etmesi önemlidir. HyperLynx yerleşim öncesi analizi, tasarımcıların yönlendirme sırası, sonlandırma, yönlendirme katmanlarının geometriler ve iz uzunluğu/geometri/boşluk yoluyla tasarımlarının performansı üzerindeki etkilerini keşfetmelerine olanak tanıyan LineSim şematik düzenleyicisinden yönlendirilir.

Birleşik ön düzen ve yerleşim sonrası analiz

Düzen öncesi analiz, düzen öncesi keşif kapsamlı ise ve yerleşim kurallarına tamamen uyulmuşsa, bir sistemin düzgün çalışmasına izin vermesi gereken bir dizi yerleşim yönergesini tanımlar. Düzen sonrası doğrulama, tasarımın gerçekte düzenlendiği şekliyle davranışını analiz eder ve yönergelerin doğru bir şekilde takip edilmediği veya yeterince kapsamlı olmadığı durumları yakalar.

Her iki analiz şekli de önemlidir. Düzen öncesi keşif, yerleşim çabalarını optimize etmeye ve aşırı yeniden çalışmayı önlemeye yardımcı olur. Düzen sonrası doğrulama, tasarımın prototip doğrulamasına hazır olmasını ve hata ayıklama, güncelleme ve yeniden abrikasyonun zaman alıcı ve pahalı olduğu laboratuvarda başarısız olmasına neden olacak sorunlar içermemesine yardımcı olur.

Yerleşim öncesi keşif, tasarımın nasıl çalışacağına ve işletme marjlarının ne olacağına dair beklentiler oluşturur. Düzen sonrası doğrulamanın, aynı analitik işlemi gerçekleştirmesi ve sonuçları yerleşim öncesi araştırmalarla aynı şekilde raporlaması gerekir, böylece iki sonuç seti kolayca karşılaştırılabilir. İdeal olarak, süreçteki karmaşıklık ve adımların sayısı nedeniyle analiz süreci tamamen otomatikleştirilmelidir. HyperLynx DDR analizinin yaptığı tam olarak budur - aynı sonuçları aynı formatta bildiren aynı otomatik analiz akışını kullanın - böylece yerleşim sırasında ortaya çıkan sorunların hızlı bir şekilde izole edilebilir ve çözülür.

HyperLynx Pre-layout analysis software image showing optimization and verification of signals.

Kapsamlı simülasyon sonuçları raporlaması

Software interface with graphs, charts, and data tables displaying financial or analytical information

HyperLynx DDR analizi, analiz edilen sinyalleri listeleyen ve neyin geçtiğini, neyin başarısız olduğunu ve ne kadarını gösteren kapsamlı bir rapor üretir.

Sonuçlar, veri okuma, veri yazma, adres/komut, diferansiyel sinyaller, DQ/DQS eğriliği ve göz diyagramı grafiklerini içeren sekmeler tarafından düzenlenmiş köprü bağlantılı, HTML biçiminde sunulur. Ayrı bir özet sekmesi, genel raporu bir ana sonuç tablosuna dönüştürür. Raporun her sekmesi, JEDEC parametreleri ve denetleyiciye özgü parametreler için gerekli ve ölçülen değerleri ve kullanıcıların ölçüm ayrıntılarını etkileşimli bir dalga formu görüntüleyicide görüntülemesine olanak tanıyan köprüler gösterir. Sonuçlar filtrelenebilir ve sıralanabilir, böylece tasarımcıların minimum/maksimum değerleri hızlı bir şekilde belirlemesine ve sorunlu alanları izole etmesine olanak tanır.

Ayrı, etkileşimli bir göz diyagramı görüntüleyici, rapordan elde edilen önemli sonuçları tablo biçiminde sunar ve tasarımların tabloda bir sinyal satırı seçerek bir göz diyagramı çizmesine olanak tanır. Tablo, HTML raporuna benzer şekilde filtrelenebilir ve sıralanabilir. Sinyalin voltaj ve zamanlama kenar boşluklarını göstermek için uygun, protokole özgü göz maskesi görüntülenebilir.

Gelişmiş, protokol duyarlı DDR analizi

Tam arayüz DDR analizi karmaşık, protokol ve cihaza özgü bir süreçtir. Kesin analitik süreç, dalga biçimi ölçümleri ve zamanlama hesaplaması, kullanılan DRAM teknolojisine ve denetleyiciye göre farklılık gösterir. HyperLynx, tamponlu (kayıtlı) DDR5 bellekler de dahil olmak üzere DDR-2,3,4,5 ve LPDDR-2,3,4,5 teknolojileri için protokol gereksinimlerini anlar. HyperLynx, denetleyicinin yeteneklerini ve analizin nasıl yapılandırılacağını belirlemek için zamanlama modelleri ve analiz sihirbazı kurulum seçeneklerinin bir kombinasyonunu kullanır. Analiz sihirbazı aracılığıyla belirtilen Controller yetenekleri arasında 1T/2T adres zamanlaması, okuma ve yazma tesviyesi, dinamik sonlandırma kurulumu, DQ/DQS masaüstü yetenekleri ve daha fazlası bulunur.

Veri hızları arttıkça, sinyaller ve Güç Dağıtım Ağı (PDN) arasındaki etkileşimler daha önemli hale gelir ve tasarımın mevcut işletme marjının önemli bir bölümünü tüketebilir. Bu etkilerin modellenmesi, birleşik sinyal/güç dağıtım ağı için doğru bir simülasyon modeli gerektirir. HyperLynx DDR analizi, bu simülasyon modellerini oluşturmak için HyperLynx Advanced Solvers hibrit çözücü ile sorunsuz bir şekilde entegre edilmiştir. Güce Duyarlı analiz ile ideal olmayan sinyal dönüş yollarının, dönüş yolu akımı paylaşımının ve eşzamanlı anahtarlama gürültüsünün etkileri seçici olarak analiz içinde dahil edilebilir veya hariç tutulabilir ve çalışma marjları üzerindeki etkilerinin büyüklüğünün ölçülmesine olanak tanır.

DDR5 bellek, cihaz alıcılarına eşitleme devresinin dahil edilmesi nedeniyle DDR modelleme ve simülasyonunda tamamen yeni bir bölümü temsil eder. Bu, yeni nesil DDR5 (IBIS-AMI) simülasyon modelleri ve simülasyon teknikleri gerektirir. Ek olarak, DDR5, geleneksel DDR simülasyon teknikleriyle mümkün olmayan 1e-16 olasılıklarında göz marjlarının hesaplanmasını zorunlu kılar. HyperLynx, DDR5 IBIS-AMI simülasyon modellerini en son özelliklerle tam olarak destekler ve simülasyon hızı ile doğruluğu arasında farklı değiş tokuşlar sağlamak için çoklu simülasyon yöntemlerini destekler. HyperLynx ayrıca IBIS-AMI modellerinin değişen yükselme/düşme empedanslarına ve kenar hızlarına sahip tek uçlu analog sürücülerle kullanılmasına da izin verir - bu, IBIS-AMI spesifikasyonunun doğal olarak kendisinin bir parçası olmayan bir şey.

HyperLynx DDR4 and DDR5 screen shot showing protocol analysis and timing calculations for a DRAM chipset.

HyperLynx'in DDR5 Gelişmiş Analizi, yükseliş/düşüş asimetrisinin eşzamanlı modellenmesini ve 1e-16'ya kadar sonuçların hesaplanmasını destekleyerek DDR5 spesifikasyonunun en katı gereksinimlerini karşılar.

DDRx Tasarım ve Doğrulama

DDR Arayüz Analizi