AMS Güvenliğini, Test Kalitesini ve Zamanını Geliştirin. Tessent defectSIM, AMS devrelerinde manuel test kapsamı değerlendirmesinin yerini alarak kalite ve fonksiyonel güvenlik standartlarını ve test kapsama hedeflerini karşılamak için gereken iyileştirmeleri yönlendirmek için objektif veriler üretir.
Taranabilir dijital devreler için TestKompress Cell-Aware ATPG'de kullanılan transistör düzeyinde kusur-enjeksiyon teknikleri üzerine inşa edilen DefectSIM, yüzlerce veya binlerce transistör içeren endüstriyel devre blokları için uygundur.
Olasılık ağırlıklı kusur kapsamını, güven aralığını ve her bir kusuru ve başarısız bir test limiti veya dijital çıktı tarafından tespit edilip edilmediğini listeleyen bir yönetici özeti oluşturun.
Paralel CPU'larda klasik SPICE'de üretim testlerini ve düz ayıklanmış düzen netlistlerini simüle etmeye kıyasla toplam simülasyon süresini önemli ölçüde azaltın.
Tessent defectSIM'i birkaç otomotiv IC'sinde değerlendirdik ve bunun test ve test için tasarım tekniklerindeki iyileştirmelere rehberlik eden ve analog testlerin kusur kapsamını ölçülebilir bir şekilde iyileştirmemize izin veren son derece otomatik ve esnek bir çözüm olduğu sonucuna vardık.
