Bu Visualizer Debug Environment

Bu web seminerinde, Verilog ve VHDL için dalga biçimi hata ayıklama, kaynak ve bağlantı hata ayıklamanın, SystemVerilog, SystemC, C++ & C ortamlarını destekleyen işlem görüntüleme ile sınıf ve UVM hata ayıklama ile nasıl sıkı bir şekilde entegre edildiğini öğreneceksiniz.

Bu web seminerinde, Post'ta (dalga biçiminde sınıf, şematik görünüm), LiveSIM modunda (kesme noktaları) karmaşık UVM test tezgahı zorluklarının nasıl üstesinden geleceğinizi ve otomatik zamansal nedensellik izleme geri izleme ile kök nedeni daha hızlı bulmayı öğreneceksiniz.

Bu web seminerinde, yazılım ve donanım hata ayıklama entegre edildiğinde, olayların yazılımdan donanıma ve SoC boyunca geri izlenebileceğini, zamandan tasarruf edilebileceğini ve gömülü yazılım hata ayıklama tekniklerinizi geliştirdiğini öğreneceksiniz.

Bu web seminerinde, mevcut tasarım ve dalga formu verileri yardımıyla kapsama sorunlarını analiz edebileceğinizi ve hata ayıklayabileceğinizi, kod ve işlevsel kapsama kullanarak ortaya çıkarılmış öğeleri bulabileceğinizi, bunları kapsama hata ayıklama modu ile düzeltebileceğinizi öğreneceksiniz.

Bu web seminerinde, şu teknikleri kapsayan canlı simülasyon (etkileşimli) hata ayıklamaya odaklanacağız: kesme noktalarını ayarlama ve kaynak kodunda adım atma, mevcut yürütme dizisini anlamak için çağrı yığınını kullanma gibi teknikleri kapsayacağız.




.

Bu web seminerinde, dalga biçimi ve kaynak kodu hata ayıklama, sürücü ve x-izleme, post ve canlı simülasyon hata ayıklama ve UVM hata ayıklama, post ve canlı simülasyon hata ayıklama ve UVM hata ayıklama öğrenirken Visualizer Debug Environment ile tanışacaksınız.

.

Bu web seminerinde, dalga biçimi ve kaynak kodu hata ayıklama, sürücü ve x-izleme, post ve canlı simülasyon hata ayıklama ve UVM hata ayıklama, post ve canlı simülasyon hata ayıklama ve UVM hata ayıklama öğrenirken Visualizer Debug Environment ile tanışacaksınız.

.

Bu web seminerinde, Visualizer'ın dalga penceresi, kaynak kodu penceresi, izleme penceresi dahil tüm pencerelerde UVM görünürlüğü sağladığını öğreneceksiniz. Kesme noktaları olabilir
koşullu ve örnek tabanlı dahil olmak üzere set.

Bu web seminerinde, İşlem Kaydının kullanılabilir olması için UVM kodunun nasıl oluşturulacağını/güncelleneceğini, Wave penceresinde işlem Hata Ayıklamayı (renklendirme, arama vb.) ve UVMF örnek kodu içeren bir örnek öğreneceksiniz.

Bu web seminerinde, düşük güç hata ayıklama neden bu kadar karmaşık, izolasyon ve saklama doğru çalışıyor mu ve güç niyetini nasıl kontrol edersiniz dahil olmak üzere tasarımınızda düşük güçte hata ayıklama için sorulan ilk dokuz soruyu yanıtlayacağız.

Bu web seminerinde, config_db, fabrika ve sıra yürütme ile ilgili en yaygın 10 UVM'yi çözerken, karmaşık UVM ortamlarında nasıl gezineceğinizi, kod etrafında hızlı bir şekilde yolunuzu nasıl bulacağınızı öğreneceksiniz.

Bu web seminerinde, SoC tasarımı ve doğrulamasındaki gerçek dünya durumlarını (yılların deneyimiyle) keşfederek, önde gelen teknikleri tanımlayan, hata ayıklama için geçmiş, şimdiki ve gelecekteki zorluklara eleştirel bir bakış paylaşıyoruz.

Bu web seminerinde, modern hata ayıklamanın; üretken hata ayıklama metodolojisi, simülasyonda sürücüleri takip etme, UVM'de hata ayıklama, güç yönetimli bir tasarım ve uzun bir emülasyon çalışmasında hata ayıklama gibi yaygın zorlukları nasıl çözdüğünü öğreneceksiniz.

Bu web seminerinde, sorunları daha hızlı bulmak ve “henüz işim bitti mi” için hem eski hem de yeni okulun en iyilerini - doğrulama metodolojilerini (UVM, randomizasyon, altın referans modelleri) nasıl kullandığınızı öğreneceksiniz.

Bu web seminerinde, hataları bulmak için sıfırlama aşamalarından geçmekten kaçınmak için 'buna göz atma' (kuyruklar, nesne tutamaçları, ilişkilendirici dizilerin tümü keşfedilebilir) ve kontrol noktası ve geri yükleme özelliğini kullanarak test tezgahı veri yapılarını öğreneceksiniz.