IC doğrulama ve DFM optimizasyonu için EDA platformu

Sadece tasarım kuralı kontrollerinin sayısı artmakla kalmadı, aynı zamanda kontrol türleri ve işlemleri de büyük ölçüde arttı ve doğruluk ve hassasiyeti korurken daha fazla ve daha hızlı hesaplama ihtiyacını artırdı.

Yoğun ve hiyerarşik düzenler, artan devre karmaşıklığı ve karmaşık dökümhane kuralları, devre öngörülebilirliğini sağlamak için LVS ve parazitleri çalıştırmak ve hata ayıklamak zaman alıcı ve kaynak yoğun bir çaba olabileceği anlamına gelir.

Artan tasarım karmaşıklığı ve IP'den tam çipe kadar çip tasarımının her seviyesinde güvenilirliğe daha fazla odaklanma, IC güvenilirlik sorunlarının doğru ve tam olarak doğrulanmasını zorunlu ancak zorlu hale getirir.

DFM optimizasyonu, tasarımcıların gücü, performansı ve alanı üretilebilirlikle dengelemesine yardımcı olur, ancak çoklu optimizasyon stratejilerinin tutarlı bir şekilde uygulanması genellikle zor ve zorlu bir görevdir.

Tasarımcılar, tasarım akışı boyunca birden fazla tasarım ve doğrulama aracı arasında yönetmeli ve gezinmelidir. Manuel çağrılar, özel arayüz kodu ve tutarlı sunum eksikliği üretkenliği ve tekdüzeliği azaltır.