Dijital Uygulamadaki Zorluklar
Tasarım karmaşıklığını, performans/güç/alan hedeflerini ve pazara sunma süresini yönetmek, modern SoC tasarımında önemli zorluklardır. Tasarım kuralı karmaşıklığı ve toplantı zamanlaması, tasarımın kapatılmasını her zamankinden daha zor hale getirir ve yer ve rotada bir paradigma değişikliği gerektirir.
DRC Kapanışına Ulaşmak
Çoklu desen teknolojisi, EUV litografi ve karışık yükseklikte hücrelerin kapsamlı kullanımı, yerleştirme ve yönlendirmeyi zorlaştırır. DRC kapanmasını etkili bir şekilde sağlamak için yer ve rota teknolojisinde temel değişiklikler gereklidir.
Rekabetçi PPA Sunmak
Pazar, en düşük güç kullanımına ve en yüksek performansa sahip IC'ler istiyor. Çığır açan optimizasyon teknolojileri, zamanlama ve alan hedeflerine ulaşırken ve geliştirme maliyetini kontrol ederken gücü en aza indirebilir.
Kapanış Süresini Azaltma
Tel/geçiş direncindeki artışla doğru rota sonrası zamanlama tahmini her zamankinden daha zor. Yinelemelerden kaçının, PPA'yı geliştirin ve ayrıntılı rota görünürlüğünü akışın erken dönemlerinde çekerek kapanış süresini azaltın.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Aprisa ile tanışın: Bir yer ve rota yazılım çözümü
Aprisa yer ve rota platformu, modern dijital IC uygulamasının zorluklarına detay rota merkezli bir çözümdür.
