Mancınık Üst Düzey Sentez ve Doğrulama Etkinlikleri

Zaferin çıkarım başına en düşük enerjiyi elde eden ekibe gittiği uç cihazlar için enerji açısından en verimli çıkarım hızlandırıcısını oluşturun. Kazanmak için katı doğruluk ve alan gereksinimlerini karşılamanız gerekecek.

Python sinir ağlarını Catapult AI NN ile RTL AI hızlandırıcılarına dönüştürmek, PPA değiş tokuşlarını keşfetmek, RISC-V ile entegre etmek ve FPGA veya ASIC uç tasarımlarını hedeflemek için bu web seminerine ve HLS Summer Hackathon'a katılın.

RISC-V: Performans/verimlilik için işlemcileri özelleştirin. Bu atölyede güç, performans ve alan kazanımlarını karşılaştırarak uyanık kelime çıkarım yardımcı işlemcisi oluşturmak ve entegre etmek için HLS'yi öğrenin.

Edge AI, güç verimliliği ve performansa ihtiyaç duyar. Özel donanım ile dengeleyin! HLS'nin Python'dan ısmarlama donanıma nasıl geçtiğini öğrenin. Uyanık kelime çıkarımı için bir yapay zeka hızlandırıcısı oluşturun ve HLS güç/performans kazanımlarını ölçün.

Elektronik tasarımcılarının özelleştirilmiş hızlandırıcıları dağıtmak için HLS'yi nasıl kullanabileceğini keşfedin. Hızlandırıcıyı belirli çıkarımlara göre uyarlayarak, kullanıma hazır GPU'lar/TPU'lardan daha iyi performans göstererek daha az enerji tüketimi sunar.

Yeni konseptleri keşfedebilir veya temel uzmanlık alanınıza derinlemesine dalabilmeniz için eşler tarafından verilen teknik oturumların çok çeşitli konularda paylaşılacağı Münih'te bize katılın.

Rolünüzde liderlik etmenizi ve müşterilerinizle başarıya ulaşmanızı sağlayan fikir, bilgi ve en iyi uygulamalar alışverişinde bulunmak için özel bir ortam olan Kuzey Amerika etkinliğimizde bize katılın.

Bu konuşma, ASIC veya FPGA teknolojisini hedefleyen özelleştirilmiş AI hızlandırıcıları geliştirmek için Üst Düzey Sentezin (HLS) nasıl kullanılacağını açıklayacaktır. Yapay zeka çıkarımını uç sistemlerinizde pratik olarak nasıl uygulayabileceğinizi öğrenin.

Gömülü sistemler, işlemcilerin sağlayabileceğinden daha fazla bilgi işlem gücü gerektirir. Donanım hızlandırıcıları bir çözüm sunar. Bu oturum, ML ve görüntü işlemede gerçek dünya örnekleriyle C++ 'yi ASIC/FPGA'lar için RTL'ye dönüştürerek HLS'yi araştırıyor.

Bu atölye çalışması, Yüksek Düzey Sentezi ve donanım hızlandırıcılarını hızlı ve doğru bir şekilde üretmedeki faydalarını kapsayacaktır.. HLS kullanarak Wakeword algoritmasının adım adım tasarımını ve doğrulanmasını ele alacağız.

Performans, alan ve uç çıkarımı için kaynakları dengelemek için SoftMax mimarisini ve mikro mimarisini keşfedin. Gelişen algoritmalara ayak uydurmak için çevik FPGA tasarım iş akışlarını keşfedin.

Bu uygulamalı oturum, C ++ işlevini bir donanım uygulamasına dönüştüren bir teknoloji olan Üst Düzey Sentezi ile tanıştıracaktır. Bir RISC-V yardımcı işlemci oluşturacak ve onu bir Rocket Core tasarımına entegre edeceksiniz.

Yüksek Düzey Sentezi ve donanım hızlandırıcılarını hızlı ve doğru bir şekilde üretmedeki avantajlarını keşfedin. HLS kullanarak Wake Word algoritmasının adım adım tasarımını ve doğrulamasını ele alacağız.

EDA AI'nın yeteneklerini keşfetmek ve geleceğin neler getireceğini görmek için bize katılın. Amaca yönelik merkezi bir EDA AI platformuna sahip olmanın büyük vizyonunu tartışacağız.

Bu atölye çalışması, Yüksek Düzey Sentezi ve donanım hızlandırıcılarını hızlı ve doğru bir şekilde üretmedeki faydalarını kapsayacaktır.. HLS kullanarak Wakeword algoritmasının adım adım tasarımını ve doğrulanmasını ele alacağız.

Öğrenme bilgisini donanımda dağıtmanın zorlukları ve çözümleri hakkında değerli bilgiler edinin. HLS ve hls4ml'nin sinir ağı tabanlı donanım hızlandırıcılarının geliştirilmesini nasıl kolaylaştırdığını ve endüstrinin geleceği için temel olduğunu anlayın.

User2User, Siemens EDA araçlarını kullanarak önde gelen ürünler tasarlayan diğer teknik uzmanlarla öğrenme, büyüme ve bağlantı kurma fırsatınızdır.

Özel hızlandırıcıları etkinleştirerek ASIC/FPGA için C ++ 'yi RTL'ye dönüştürmek için HLS'yi nasıl kullanacağınızı öğrenin. Oturum, gömülü sistemler için ML ve görüntü işlemede HLS en iyi uygulamalarını ve gerçek dünya örneklerini kapsar.

Hızlı, doğru donanım hızlandırıcı oluşturma için Üst Düzey Sentez'i keşfedin. Wakeword algoritması ile RTL tasarımını ve doğrulamasını ele alacağız ve daha hızlı AI HW geliştirme için HLS'yi Python'a genişleterek Catapult AI NN'yi sergileyeceğiz.

DVCon US'de bize katılın: kısa atölyelerimize, öğle yemeğimize, bildirimize ve poster oturumlarımıza katılın. Siemens'in daha akıllı bir geleceği daha hızlı tasarlamanıza nasıl yardımcı olabileceğini öğrenmek için 301 standında bizi ziyaret edin.

Kendi akışlarınızı iyileştirmek için elektronik sistemlerin ve entegre devrelerin tasarımı ve doğrulanması için dillerin, araçların, metodolojilerin ve standartların pratik uygulamalarına odaklanmak için Siemens EDA ile ziyaret edin.

Kendi akışlarınızı iyileştirmek için elektronik sistemlerin ve entegre devrelerin tasarımı ve doğrulanması için dillerin, araçların, metodolojilerin ve standartların pratik uygulamalarına odaklanmak için Siemens EDA ile ziyaret edin.

Gelin Ankur Gupta'nın açılış konuşmasına bakın: Yapay Zeka, Edge için Yarıiletken Tasarımı Nasıl Yeniden Tanımlıyor?
10 Eylül Salı saat 11:15

DVCon Taiwan, Tayvan'ın yarı iletken ve EDA endüstrilerindeki tasarım ve doğrulama mühendisleri, araştırmacılar ve yöneticiler için önde gelen konferanstır.

Kendi akışlarınızı iyileştirmek için elektronik sistemlerin ve entegre devrelerin tasarımı ve doğrulanması için dillerin, araçların, metodolojilerin ve standartların pratik uygulamalarına odaklanmak için Siemens EDA ile ziyaret edin.

Bu konuşma, HLS'nin tek bir algoritmik açıklamadan bir AI hızlandırıcısı için birden fazla RTL uygulamasını hızlı bir şekilde oluşturmak ve değerlendirmek için nasıl kullanılabileceğini gösterecektir..

23-27 Haziran 2024 tarihleri arasında San Francisco, California'da düzenlenen DAC 2024'te Siemens elektronik tasarım otomasyonu (EDA) uzmanlarını ziyaret edin.

Gömülü sistemlerde bilgi işlem gücüne olan talep artmaya devam ediyor. Fonksiyonları HW hızlandırıcılarına taşımak çok önemlidir. HLS, C++ işlevlerini ASIC'ler veya FPGA'lar için HW açıklamalarına dönüştürerek otomatikleştirerek IP ve ML'de verimliliği artırır.

Bilgilendirici eğitimimize, öğle yemeğimize, atölye çalışmalarına, bildirime ve poster oturumlarımıza katılın ve Siemens'in daha akıllı bir geleceği daha hızlı tasarlamanıza nasıl yardımcı olabileceğini öğrenmek için sergi standımızı ziyaret edin.

HLS'nin belirli işlevleri 5G L1 yığınından SW'den HW'ye taşımak için nasıl kullanılabileceğini göstereceğiz. HLS, başka türlü mümkün olmayabilecek pratik 5G dağıtımlarını etkinleştirebilir.

Bu uygulamalı sınıf, katılımcıların HLS kullanarak bir çıkarım hızlandırıcısı geliştirmelerini sağlayacaktır.. Katılımcılar, ısmarlama bir çıkarım hızlandırıcısının nasıl oluşturulacağı ve gömülü bir sisteme getirebileceği faydaların nasıl oluşturulacağı konusunda bir anlayış kazanacaklardır..

AIHW'deki Tessent Embedded Analytics ekibinden AI SoC'nin karmaşık işlevsel davranışına ilişkin benzersiz görünürlük ve içgörüleri keşfedin, ayrıca ASIC ve FPGA tabanlı tasarımlar için RISC-V mimarisinin gücünden yararlanma hakkında bilgi edinin.

Catapult ve PowerPro, bu yıl DAC'de NVIDIA'dan bir oturum ve Telechips'ten bir seans içeren oldukça fazla oturum yaptı. Stand içi sunumlarımıza göz atmak için aşağıdaki isteğe bağlı bağlantıları kullanın.

C.E.A., donanım hızlandırıcıların tasarım sürecini azaltmaya yardımcı olmak için açık kaynaklı DL çerçevesi N2D2 ve Catapult HLS arasında köprü kuran ve yeni AI algoritmalarına ayak uydurmayı mümkün kılan bir metodoloji sunar.

Telechips, C++ HLS kullanarak tam AXI4 özelliklerini karşılayan AXI4 ana IP'yi tasarladı, DMA bloklarına yazılım benzeri erişim sağlarken, birden fazla olağanüstü ve patlama kullanarak yüksek verim elde etti.

Mancatapult HLS ile FPGA Üzerinde HEVC Enkoder (Kvazaar) Uygulamasının Karmaşıklığını Yönetme

Dr. Panu Sjövall, yerleşik gerçek zamanlı HEVC intra kodlayıcılarını Catapult HLS ile HW üzerinde nasıl uygulayabildiklerine ışık tutacak.

Bu web semineri, değer aralığı analizine dayalı basit ve sağlam bir niceleme metodolojisi sunar.

Üst Düzey Sentez, Kuzey Amerika ve Avrupa'daki U2U'da oldukça sıcak bir konuydu. Tüm 2023 U2U oturumlarımıza göz atın.

IP düzeyinde, geleneksel RTL kullanılarak imkansız olabilecek bir görev olan Catapult kullanılarak bir yıl içinde bir ISS oluşturuldu. Tasarımcı deneyimine bağımlılığı azaltmak için yapay zeka destekli bir DSE aracı tanıttık.

“HLS Kullanan Veri Akışı CNN Hızlandırıcılarının Düşük Güç ve Fonksiyonel Güvenliği için Mimari İyileştirmeler” web semineri hakkında daha fazla bilgi edinin.

C++ ve SystemC/MatchLib HLS'nin SystemC'yi RTL'ye dönüştürmekten daha fazlası olduğunu öğrenin. Hızlı ve ucuz rekabetçi RTL sunmak için çalışan dil seçimi, mimari keşif, güç tahmini ve optimizasyonu ele alacağız.

Geliştiricilerin yoğun işlem işlevlerini gömülü bir işlemci üzerinde çalışan yazılımlardan, gevşek bağlanmış veri yolu tabanlı bir çevre birimi olarak HW tabanlı bir hızlandırıcıya geçirmelerine olanak tanıyan HW/SW ortak tasarımı ve HLS dahil tasarım akışı.

Özel bir AI hızlandırıcısını düşündüğünüzden daha hızlı ve daha kolay dağıtmak için Python'dan sentezlenebilir RTL'ye geçmek için Üst Düzey Sentez'i nasıl kullanabileceğinizi öğrenin.

Cornell, HisParse'i tanıtıyor: seyrek matrisli yoğun vektör çarpımında hızlandırıcı. Hem HLS uygulamasını hem de simülasyonunu kullanan seyrek hızlandırıcıları, artan bant genişliği ve enerji verimliliği ile umut verici hız sağlar.

FNAL, kayıplı veri sıkıştırması gerçekleştirmek için bir NN otomatik kodlayıcı modelinin radyasyona toleranslı bir ASIC'de uygulanabileceğini gösterir. Bu, dedektör enerji profilinin kritik bilgilerini korurken veri iletim sorununu hafifletir.

5G standartları, donanım geliştirme dünyasını en iyi, uygun maliyetli ürünleri üretebilen herkese açar. Catapult, Questa ve Veloce, 5G sistem tasarımı için entegre, güvenilir tasarım ve doğrulama çözümleri sağlar.

本 ウ ビ ナ ー、特 別 招 待 講 演。

Bu web seminerinde, belirli uygulamalar için sıkı bir şekilde optimize edilmiş, önemli ölçüde daha iyi donanım ve yazılım üreten bu yeni veri odaklı donanım tasarımı modelini paylaşacağız.

Bu eğitim, tam bir yazılım uygulamasından donanım ve yazılım öğelerinin bir karışımı ile yüksek performanslı, verimli bir uygulamaya örnek bir algoritma üzerinde HLS algoritması dönüşümünü gösterecektir.

HLS'nin ne olduğuna ve uygulamaya özel hızlandırıcılar oluşturmak için nasıl kullanılabileceğine genel bakış. Bu hızlandırıcıların donanım ve yazılım perspektifinden işlemci tabanlı bir sisteme nasıl entegre edilebileceğini gösterecektir.

HLS, doğru bölümlemeyi sağlayarak gerçek bir HW/SW ortak tasarımını mümkün kılar
SW ve HW hızlandırıcı arasındaki işlevlerin araştırılması ve değiştirilmesi
veri yolu trafiğini, bellek kullanımını ve işlemci yükünü optimize edin.

Çip tasarımı için HLS benimsenmesi, artan tasarım ve doğrulama karmaşıklığı ve pazar baskılarına kadar geçen süre ile yönlendirilir. HLS, tasarımcıların genel tasarım ve doğrulama akışını kısaltarak çiplerini pazara daha hızlı sunmalarını sağlar.

Bu konuşma, kritik tasarım değiş tokuş kararları vermek için gereken verileri sağlamak için HLS'nin nasıl kullanılabileceğini ve HLS'nin bir MBSE akışında sistem doğrulamasını nasıl etkinleştirebileceğini ve HLS'nin tedarik zinciri risklerini nasıl azaltabileceğini ele alacaktır.

Hangi Catapult HLS akışının JPL-NASA'daki ihtiyaçlarımız için daha uygun olduğunu anlamak için Harris Corner Detector görüntü işleme çekirdeğini hem zamanlanmamış C ++ hem de zamanlanmış SystemC'de uyguladık. Her akıştan öğrenilen dersler sunulacaktır.

Bu eğitim, tasarım kalitesi sorununa benzersiz bir bakış açısıyla yaklaşacaktır.

Bu atölye çalışması, tasarım sürecinin her aşamasında ulaşılabilecek farklı doğrulama hedeflerini keşfederek, farklı soyutlama seviyelerinde çalışan örnek tasarımı gösterecektir.

Harvard, High-Level Synthesis tarafından desteklenen çevik algoritma-donanım ortak tasarımı ve ortak doğrulama metodolojisine ışık tutuyor ve bu da ön uç VLSI tasarım çabalarını büyük ölçüde azaltmalarını sağladı.

Bu oturum, HLS kullanarak farklı hızlandırıcı türlerinin nasıl oluşturulacağını ve bunların RISC-V işlemci tasarımlarına nasıl entegre edileceğini gösterecektir.. Örnek olarak yapay zeka çıkarım algoritması ve bir şifreleme algoritması kullanılacaktır.

Bir algoritmanın donanımda dağıtılması, algoritmanın ve veri bağımlılıklarının anlaşılmasını gerektirir. HLS aracılığıyla RTL'ye giden otomatik bir yol olan bir C++ açıklamasından bu içgörüleri elde etmenin otomatik bir yolunu açıklayacağız.

Bir algoritmanın donanımda dağıtılması, algoritmanın ve veri bağımlılıklarının anlaşılmasını gerektirir. HLS aracılığıyla RTL'ye giden otomatik bir yol olan bir C++ açıklamasından bu içgörüleri elde etmenin otomatik bir yolunu açıklayacağız.

Bu web semineri, daha yüksek bir soyutlama düzeyinde kapsamlı doğrulamanın nasıl daha hızlı elde edilebileceğini, ancak yine de bilinen ve güvenilir RTL doğrulama tekniklerini nasıl uygulayabileceğini gösterir..

Sunum, geliştirme sürecinizi hızlandırmak için gelecekteki projelerinizde kullanabileceğiniz Catapult HLS platformunun üst düzey teknik bir genel görünümünü verecektir..

Bu yuvarlak masada, HW/SW ortak tasarımının bazı ilginç yaklaşımlarını ve bu yaklaşımların artılarını ve eksilerini tartışacağız. Ev sahibi: Siemens'ten Anoop Saha ve Russell Klein ve Harvard Üniversitesi'nden Thierry Tambe katıldı.

Bu konuşma, uç kısım için silikona ve güçlü makine öğrenimi algoritmalarının küçük düşük maliyetli enerji verimli donanımlarda dağıtılmasına yardımcı olan tasarım seçeneklerine odaklanacak.

Yapay zeka, gömülü sistemlerde her yerde bulunmaya hazır. Çıkarımlamanın, gerçekten uzun bir uzatma kablosu getirmeye gerek kalmadan düşük güçlü, hesaplama açısından kısıtlı cihazlarda nasıl etkili bir şekilde kullanılabileceğini öğrenin.

HLS'den donanım yazılımı ortak tasarımına kadar, silikon tasarım sürecinin geçmişini, bugününü ve geleceğini, kesintileri ve en son teknolojik trendleri kapsayan etkinleştirme teknolojilerini kapsayan açılış konuşması.