Dijital uygulamadaki zorluklar
Tasarım karmaşıklığını, performans/güç/alan hedeflerini ve pazara sunma süresini yönetmek, modern SoC tasarımında önemli zorluklardır. Tasarım kuralı karmaşıklığı ve toplantı zamanlaması, tasarımın kapatılmasını her zamankinden daha zor hale getirir ve yer ve rotada bir paradigma değişikliği gerektirir.
DRC kapanışının sağlanması
Çoklu desen teknolojisi, EUV litografi ve karışık yükseklikte hücrelerin kapsamlı kullanımı, yerleştirme ve yönlendirmeyi zorlaştırır. DRC kapanmasını etkili bir şekilde sağlamak için yer ve rota teknolojisinde temel değişiklikler gereklidir.
Rekabetçi PPA sunmak
Pazar, en düşük güç kullanımına ve en yüksek performansa sahip IC'ler istiyor. Çığır açan optimizasyon teknolojileri, zamanlama ve alan hedeflerine ulaşırken ve geliştirme maliyetini kontrol ederken gücü en aza indirebilir.
Kapanış süresini kısaltmak
/geçiş direncindeki artışla doğru rota sonrası zamanlama tahmini her zamankinden daha zor. Yinelemelerden kaçının, PPA'yı geliştirin ve ayrıntılı rota görünürlüğünü akışın erken dönemlerinde çekerek kapanış süresini azaltın.
Yer ve rota Dijital IC Tasarımını Sarsıyor
PowerFirst uygulama teknolojisi
Güce duyarlı uygulamalar için toplam güç tüketimini azaltın
Ayrıntı-Rota Merkezli sentez
Hızlı tasarım kapatma işlemini gerçekleştirin ve gelişmiş düğüm yüksek tel/üzerinden direnç zorluklarını çözün
Önde gelen dökümhaneler tarafından onaylanmıştır
Önde gelen dökümhaneler tarafından 4 nm ve 3 nm sertifikalarında hızlı yükseltme sertifikası
Tanıtım Aprisa: Bir Yer ve Yol yazılım çözümü
Aprisa yer ve rota platformu, modern dijital IC uygulamasının zorluklarına detay rota merkezli bir çözümdür.
