Optimize
Silikon, paket, ara taşıyıcı ve PCB genelinde güç, performans, alan, maliyet ve güvenilirlik için ortak optimizasyon

FCBGA, FOWLP, 2.5/3DIC ve diğerleri gibi çeşitli entegrasyon teknolojileri için planlama ve prototipleme işleminden imzalamaya kadar her şeyi kapsayan entegre bir IC paketleme çözümü. 3D IC paketleme çözümlerimiz, monolitik ölçeklemenin sınırlamalarının üstesinden gelmenize yardımcı olur.
Yarı iletken endüstrisi, son 40 yılda ASIC teknolojisinde büyük adımlar attı ve daha iyi performansa yol açtı. Ancak Moore yasası sınırlarına yaklaştıkça, ölçeklendirme cihazları zorlaşıyor. Küçülmüş cihazlar artık daha uzun sürüyor, maliyeti daha yüksek ve teknoloji, tasarım, analiz ve üretimde zorluklar yaratıyor. Böylece, 3D IC'ye girer.
3D IC, IC teknolojisi ölçeklendirmesinin, AKA Moore Yasası olan azalan getirileri tarafından yönlendirilen yeni bir tasarım paradigmasıdır.
Alternatifler, bir System-on-Chip (SOC) 'nin “çipletler” veya “sabit IP” olarak bilinen daha küçük alt işlevlere veya bileşenlere bölünmesini ve bir retikülün boyutunun getirdiği sınırlamaların üstesinden gelmek için birden fazla kalıbın kullanılmasını içerir.
lek bileşenlerini işlemci birimlerine yaklaştırarak, verilere erişimdeki mesafeyi ve gecikmeyi azaltarak elde edilir. Bileşenler ayrıca dikey olarak istiflenebilir ve aralarında daha kısa fiziksel mesafeler sağlanır.
Farklı proses ve teknoloji düğümlerini karıştırma yeteneğinin yanı sıra 2.5D/3D montaj platformlarından yararlanma yeteneği de dahil olmak üzere heterojen entegrasyonun çeşitli avantajları vardır.
3D IC tasarım çözümlerimiz mimari planlama/analiz, fiziksel tasarım planlama/doğrulama, elektrik ve güvenilirlik analizi ve üretim devri yoluyla test/teşhis desteğini destekler.

Planlamadan nihai sistem LVS'ye kadar kesintisiz bağlantı için esnek mantık yazma sunan heterojen sistem planlaması için tam bir sistem. Zemin planlama işlevselliği, karmaşık heterojen tasarımların ölçeklendirilmesini destekler.

sırasında tasarım yönlendirilebilirliği ve PPA kapatma ile daha hızlı tasarım döngüsü süreleri ve bant çıkışına giden yol elde edin. Hiyerarşi İçi Optimizasyon, üst düzey zamanlama kapanmasını sağlar. Optimize edilmiş tasarım özellikleri, TSMC gelişmiş düğümleri için sertifikalı daha iyi PPA sağlar.

Tek bir platform gelişmiş SIP, yonga, silikon ara katlayıcı, organik ve cam alt tabaka tasarımını destekleyerek gelişmiş bir IP yeniden kullanım metodolojisi ile tasarım süresini azaltır. SI/PI ve süreç kuralları için tasarım içi uygunluk kontrolü, analiz ve imza yinelemelerini ortadan kaldırır.

Bu çözüm, işlevsel doğruluğu sağlamak için paket montaj netlistini “altın” referans net listesine karşı doğrular. Resmi doğrulama ile otomatik bir iş akışı kullanır, yarı iletken cihazlar arasındaki tüm ara bağlantıları dakikalar içinde kontrol eder, yüksek doğruluk ve verimlilik sağlar.


Paket kat planındaki mekanik nesneleri destekleyerek herhangi bir bileşenin mekanik olarak ele alınmasına izin verin. Mekanik hücreler analiz dışa aktarımlarına dahil edilir ve IDX kullanılarak kütüphane üzerinden XPD ve NX için çift yönlü destek sağlanır ve kesintisiz entegrasyon sağlar.

Doğru paket ve sınır koşulları ile ayrıntılı kalıp seviyesi termal analiz için transistörden sistem seviyesine kadar ölçeklenen termal çözüm, erken planlamadan sistem imzasına kadar ölçeklenir. Test çiplerine olan ihtiyacı en aza indirerek maliyeti azaltın ve sistem güvenilirliği sorunlarının belirlenmesine yardımcı olun.
.png?auto=format,compress&fit=crop&crop=faces,edges&w=640&h=360&q=60)
ECAD'e özgü kütüphane ve tasarım veri yönetimi. Bileşen seçimi, kütüphane dağıtımı ve model yeniden kullanımı ile WIP veri güvenliği ve izlenebilirliği sağlar. Ürün yaşam döngüsü yönetimi, üretim koordinasyonu, yeni parça talepleri ve varlık yönetimi için sorunsuz PLM entegrasyonu.

1838, 1687 ve 1149.1 gibi IEEE standartlarını destekleyen kalıp seviyesi ve yığın düzeyinde testler yoluyla birden fazla kalıp/yonga işlemini gerçekleştirin. Kesintisiz entegrasyon için Tessent Akış Tarama Ağı'nı kullanarak paket içi kalıp, gofret testi doğrulamasına tam erişim sağlar ve 2D DFT'yi 2.5D/3D'ye genişletir.

Özel veri yolu fonksiyonel modelleri (BFM) veya doğrulama bileşenlerini geliştirmek ve sürdürmek için harcanan zamanı ortadan kaldırın. Avery Verification IP (VIP), Sistem ve Chip Üzerinde Sistem (SoC) ekiplerinin çarpıcı doğrulama verimliliği iyileştirmeleri elde etmesini sağlar.

Tescilli AI özellikli teknoloji ile desteklenen Solido Akıllı Özel IC Platformu, 3D IC zorluklarını ele almak, katı sinyal, güç ve termal bütünlük gereksinimlerini karşılamak ve geliştirmeyi hızlandırmak için tasarlanmış öncü devre doğrulama çözümleri sunar.

Kalıp, ara taşıyıcı ve paket boyunca kapsamlı noktadan noktaya (P2P) direnç ve akım yoğunluğu (CD) ölçümleriyle ara bağlantı güvenilirliğini ve ESD esnekliğini sağlayın. Koruma cihazları arasındaki sağlam ara bağlantı ile proses düğümü ve ESD metodolojisi farklılıklarını hesaba katın.
Bir yonga, bir paket içindeki diğer çiplere bağlanacağı anlayışıyla tasarlanmıştır. Yakınlık ve daha kısa ara bağlantı mesafesi daha az enerji tüketimi anlamına gelir, ancak aynı zamanda enerji verimliliği, bant genişliği, alan, gecikme süresi ve pitch gibi daha fazla sayıda değişkeni koordine etmek anlamına gelir.
Silikon, paket, ara taşıyıcı ve PCB genelinde güç, performans, alan, maliyet ve güvenilirlik için ortak optimizasyon
Uzmanlara bağımlılığı azaltan erişilebilir teknolojilerle tasarım mühendislerini güçlendirin
Kurumsal çaptaki ekipler arasında heterojen verileri yönetmek ve iletmek ve dijital sürekliliği sürdürmek için ölçeklenebilirlik
Sürekli doğrulama yoluyla aşağı akış performansına ve süreç etkilerine ilişkin erken içgörüler sayesinde yinelemeleri ortadan kaldırın
3D IC teknolojisini anlamak: Entegre devrelerin geleceğini ortaya çıkarmak BASIN BÜ
LTENI: Siemens, yeni Tessent Çoklu kalıp çözümüyle test için 2.5D ve 3D IC tasarımını otomatikleştiriyor
3D IC tasarım üretkenliğini ortaya çıkar a>
Sorularınız veya yorumlarınızla iletişime geçin. Yardım etmek için buradayız!