Tessent DefectSim เป็นเครื่องจำลองข้อบกพร่องระดับทรานซิสเตอร์สำหรับวงจรดิจิตอลแบบอะนาล็อก สัญญาณผสม (AMS) และวงจรดิจิตอลที่ไม่สแกนมันวัดความครอบคลุมข้อบกพร่องและความทนทานต่อข้อบกพร่องและเหมาะสำหรับทั้งไอซีที่มีปริมาณสูงและมีความน่าเชื่อถือสูง
ปรับปรุงความปลอดภัย AMS คุณภาพการทดสอบและเวลา Tessent DefectSim แทนที่การประเมินความครอบคลุมการทดสอบด้วยตนเองในวงจร AMS สร้างข้อมูลวัตถุประสงค์เพื่อชี้นำการปรับปรุงที่จำเป็นเพื่อให้เป็นไปตามมาตรฐานความปลอดภัยคุณภาพและการทำงานและเป้าหมายความครอบคลุมการทดสอบ
สร้างขึ้นบนเทคนิคการฉีดข้อบกพร่องระดับทรานซิสเตอร์ที่ใช้ใน TestKompress Cell-Aware ATPG สำหรับวงจรดิจิตอลที่สแกนได้ DectSim เหมาะสำหรับบล็อกวงจรอุตสาหกรรมที่มีทรานซิสเตอร์หลายร้อยหรือหลายพันตัว
สร้างรายชื่อสรุปของผู้บริหารความครอบคลุมข้อบกพร่องที่ถ่วงน้ำหนักตามความน่าจะเป็น ช่วงความเชื่อถือ และเมทริกซ์ที่ระบุข้อบกพร่องแต่ละข้อบกพร่องและตรวจพบโดยขีดจำกัดการทดสอบที่ล้มเหลวหรือเอาต์พุตดิจิทัลหรือไม่
ลดเวลาการจำลองทั้งหมดลงอย่างมากเมื่อเทียบกับการจำลองการทดสอบการผลิตและรายการเครือข่ายเค้าโครงแบบแยกแบบแบนใน SPICE แบบคลาสสิกบนซีพียูแบบขนาน
เราประเมิน Tessent DefectSim เกี่ยวกับ IC ยานยนต์หลายเครื่อง และสรุปว่าเป็นโซลูชันอัตโนมัติและยืดหยุ่นสูงซึ่งเป็นแนวทางในการปรับปรุงเทคนิคการทดสอบและการออกแบบเพื่อทดสอบและช่วยให้เราสามารถปรับปรุงความครอบคลุมข้อบกพร่องของการทดสอบแบบอะนาล็อกได้อย่างสามารถวัดได้
เจาะลึกบทบาทของการจำลองความผิดพลาดแบบอะนาล็อกของความปลอดภัยในการทำงานของยานยนต์ และสำรวจความท้าทาย การใช้งาน ประโยชน์ และผลกระทบของการจำลองความผิดพลาดแบบอะนาล็อกต่อการออกแบบชิปและการปฏิบัติตามมาตรฐานความปลอดภัย
