ผู้หญิงในห้องปฏิบัติการตรวจหลอดทดลองในห้องปฏิบัติการ

Tessent Embedded Analytics

Tessent Embedded Analytics เป็นผู้นำในอุตสาหกรรมด้านการติดตามและการแก้ไขข้อบกพร่อง RISC-V ทำให้สามารถแก้ไขข้อบกพร่องแบบเรียลไทม์ทั่วทั้งระบบและการวิเคราะห์หลังการปรับใช้สำหรับระบบบนชิป (SoC) ที่ซับซ้อน

ปรับใช้ได้อย่างรวดเร็วปราศจากข้อบกพร่องและปรับให้เหมาะสม

ต่อสู้กับต้นทุนการตรวจสอบที่เพิ่มขึ้นโดยใช้ Tessent Embedded Analyticsผู้ผลิตการออกแบบที่ใช้ RISC-V และ SoC ที่ซับซ้อนสามารถใช้การผสมผสานอย่างมีประสิทธิภาพของเครื่องมือบนชิปและเครื่องมือซอฟต์แวร์ที่ช่วยให้สามารถตรวจสอบการทำงานการวิเคราะห์ประสิทธิภาพและการเพิ่มประสิทธิภาพซอฟต์แวร์โซลูชันนี้เป็นตัวประมวลผลและให้การมองเห็นและการวิเคราะห์ในห้องปฏิบัติการและเมื่อมีการปรับใช้ระบบในภาคสนาม

แก้จุดบกพร่อง

ระบุและแก้ไขข้อผิดพลาดและข้อบกพร่องเร็วกว่าเมื่อใช้โซลูชันซอฟต์แวร์แบบดั้งเดิมอย่างมีนัยสำคัญ

เพิ่มประสิทธิภาพ

ระบุสาเหตุของประสิทธิภาพต่ำกว่าที่เกี่ยวข้องกับ CPU หน่วยความจำ และส่วนประกอบ SoC อื่น ๆ

ปรับใช้

ตรวจสอบและรวบรวมข้อมูลจากระบบเพื่อการวิเคราะห์และการเพิ่มประสิทธิภาพอย่างต่อเนื่อง

สำรวจพื้นที่โซลูชัน

เทสเซนต์

อัลตร้าไซต์-V

โซลูชันการแก้ไขข้อบกพร่องและการติดตาม RISC-V แบบครบวงจรซึ่งประกอบด้วย IP ฝังตัวและซอฟต์แวร์ที่ออกแบบมาเพื่อมอบความสามารถในการแก้ไขข้อบกพร่องและการติดตามที่ครอบคลุมและมีประสิทธิภาพ

คนหนึ่งยืนอยู่หน้าอาคารที่มีหน้าต่างขนาดใหญ่ถือกระดาษที่มีข้อความและตัวเลข

การแก้ไขข้อบกพร่องระบบ

เร่งการแก้จุดบกพร่อง การตรวจสอบความถูกต้อง และการเพิ่มประสิทธิภาพของ SoC หลายคอร์ที่ซับซ้อนใช้ประโยชน์จากเครื่องมือแบบฝังและไม่รบกวนเพื่อให้สามารถสังเกตสิ่งที่เกิดขึ้นในการออกแบบเมื่อซอฟต์แวร์ทำงานบนระบบ

บุคคลยืนอยู่หน้าจอภาพที่มีการแสดงออกอย่างจริงจัง

การตรวจสอบในชีวิต

อนุญาตให้ซอฟต์แวร์แอพพลิเคชั่นที่ทำงานบน SoC สามารถตรวจสอบการทำงานได้อย่างมีประสิทธิภาพอนุญาตให้ผลิตภัณฑ์ได้รับการปรับแต่งและปรับให้เหมาะสมอย่างต่อเนื่องตามข้อมูลที่รวบรวมในการใช้งานในชีวิตจริง ไม่ใช่แค่ในห้องปฏิบัติการเท่านั้น

ค้นพบว่าเราเป็นพันธมิตรกับใคร

เข้าร่วมชื่อที่ใหญ่ที่สุดในอุตสาหกรรมอิเล็กทรอนิกส์และเริ่มใช้เทคโนโลยี Tessent Embedded Analyticsได้รับการสนับสนุนจากecosystem ของพันธมิตร รวมถึงผู้ให้บริการเครื่องมือพัฒนา SoC ผู้ให้บริการ IP ซิลิคอนอื่น ๆ และผู้จำหน่ายโปรเซสเซอร์ ผู้เชี่ยวชาญด้านความปลอดภัยและที่ปรึกษาด้านการออกแบบซิลิคอน

แอชลิง

ตั้งแต่การสร้างและการสร้างไปจนถึงการทดสอบและการตรวจสอบความถูกต้อง RISCFree™ SDK ที่ปรับแต่งได้ของ Ashling พร้อมโพรบดีบักและติดตามช่วยให้สามารถแก้ไขข้อบกพร่องก่อน/หลังซิลิคอน มัลติคอร์ การติดตามและการวิเคราะห์แบบเรียลไทม์สำหรับอุปกรณ์ที่ใช้ Tessent EA IP และ UltraSight-V

โลโก้สำหรับ Codasip SafeZone สีดำและขาวโดยมีสไตล์ 'C' และ 'S' อยู่ตรงกลาง

โคดาซิป

Codasip นำเสนอโซลูชันการคำนวณที่กำหนดเองโดยอิงจาก RISC-V ISA แบบเปิด, ระบบอัตโนมัติในการออกแบบโปรเซสเซอร์ Codasip Studio และ IP ของโปรเซสเซอร์คุณภาพสูงCodasip นำเสนอ Tessent Enhanced Trace Encoder ให้กับลูกค้าโดยตรง

โลโก้ Lauterback ที่มีชื่อ Lauterbach ฝังอยู่ในรูปสามเหลี่ยม

ลอเตอร์บัค

เครื่องมือแก้ไขข้อบกพร่องและการติดตาม TRACE32® ของ Lauterbach ให้การสนับสนุนอย่างครอบคลุมสำหรับโซลูชันTessent Embedded Analytics รวมถึงการแก้ไขข้อบกพร่องและการติดตามผ่าน USB, การติดตาม RISC-V โดยใช้ Tessent Enhanced Trace Encoder และ Bus Monitor

โลโก้สำหรับ Nucleus ซึ่งเป็นเครื่องมือรักษาความปลอดภัย มีสไตล์ 'N' ในรูปหกเหลี่ยมพร้อมพื้นหลังไล่ระดับสี

เทคโนโลยีระบบนิวเคลียส

เทคโนโลยีระบบนิวเคลียสมีพอร์ตโฟลิโอของ IPS CPU RISC-V ที่กำหนดค่าได้สูงซึ่งครอบคลุมแอปพลิเคชันตั้งแต่พลังงานต่ำไปจนถึงประสิทธิภาพสูง และกำลังทำงานร่วมกับ Siemens เพื่อรองรับโซลูชัน Tessent Enhanced Trace Encoder

โลโก้เทือกเขาแอนดีสเก๋ไก๋พร้อมยอดเขาตรงกลางและชื่อแบรนด์ตัวหนาด้านล่างด้วยตัวพิมพ์ที่สะอาด

เทคโนโลยีแอนดีส

IPS RISC-V เชิงพาณิชย์ของ Andes ครอบคลุมตั้งแต่ซีพียู 32 บิตที่มีประสิทธิภาพเป็นพิเศษไปจนถึงมัลติโปรเซสเซอร์ OoO 64 บิตที่มีประสิทธิภาพสูงซึ่งรวมถึงความสามารถของเวกเตอร์ขั้นสูง DSP และความสามารถส่วนขยายแบบกำหนดเองร่องรอยแอนดีสรองรับสารละลายการติดตาม Tessent

เรียนรู้เพิ่มเติม

ข่าวประชาสัมพันธ์

นิวเคลียสร่วมมือกับSiemens ในโซลูชัน RISC-V

นิวเคลียสประกาศความร่วมมือกับ Siemens ในการทำงานเกี่ยวกับโซลูชัน Tessent แบบเต็มรูปแบบสำหรับคอร์โปรเซสเซอร์ RISC-V ของ Nucleus

ภาพระยะใกล้ของชิปโปรเซสเซอร์บนแผงวงจรที่มีพื้นหลังสีน้ำเงิน

สัมมนาผ่านเว็บ

การจัดการความเสี่ยงใน RISC-V ด้วยการติดตามแบบฝัง

ดูภาพรวมการสัมมนาผ่านเว็บตามความต้องการเกี่ยวกับวิธีการใช้การติดตามโปรเซสเซอร์เพื่อปรับปรุงซอฟต์แวร์และแอปพลิเคชันที่ฝังตัว

มุมมองทางอากาศของถนนโค้งผ่านภูมิทัศน์สีเขียว

หนังสืออิเล็กทรอนิกส์

ยานพาหนะที่กำหนดด้วยซอฟต์แวร์

เรียนรู้วิธีที่การใช้ซอฟต์แวร์ Tessent ช่วยให้คุณสอดคล้องกับมาตรฐานและข้อบังคับที่เกิดขึ้นใหม่ในขณะที่นำเสนอโซลูชันแบบครบวงจรเพื่อตอบสนองความต้องการของการพัฒนา IC ยานยนต์ในปัจจุบัน

ชิป RISC-V จะแสดงบนพื้นหลังสีดำที่มีขอบสีขาว

การนำเสนอ

มาตรฐานการติดตามประสิทธิภาพของ RISC-V (E-Trace)

การติดตามโปรเซสเซอร์ช่วยให้นักพัฒนาสามารถเข้าถึงข้อมูลเชิงลึกที่สำคัญและความสามารถทางนิติวิทยาศาสตร์เพื่อจัดการความเสี่ยงในการสร้างระบบฝังตัวการนำเสนอนี้ครอบคลุมภาพรวมของข้อกำหนดการติดตาม

การแสดงผลแบบนามธรรมของกองชิปบนพื้นหลังสีดำ

เอกสารไวท์เปเปอร์

ข้อบกพร่องของ SoC: ความต้องการการมองเห็น

Software ให้ฟังก์ชันการทำงานส่วนใหญ่ของอุปกรณ์และระบบที่หลากหลายคุณภาพSoftware — และวิธีที่ซอฟต์แวร์โต้ตอบกับฮาร์ดแวร์ที่ใช้งานได้ จึงมีความสำคัญอย่างยิ่ง

บุคคลยืนอยู่หน้าจอแสดงการนำเสนอเกี่ยวกับสถาปัตยกรรม RISC-V

เอกสารไวท์เปเปอร์

ใช้ข้อมูลระดับระบบเพื่อเพิ่มประสิทธิภาพชิป AI หลายคอร์

สถาปัตยกรรมมัลติคอร์ใหม่ของ SoC สำหรับการเรียนรู้ของเครื่อง (ML) และแอปพลิเคชันปัญญาประดิษฐ์ (AI) คาดว่าจะให้การปรับปรุงประสิทธิภาพการใช้พลังงานอย่างมาก

เอกสารไวท์เปเปอร์

ความหน่วงหางยาวและการแก้ไขข้อบกพร่องของเซิร์ฟเวอร์

อ่านเพิ่มเติมเกี่ยวกับผลกระทบของความหน่วงหางยาวและการแก้จุดบกพร่องของเซิร์ฟเวอร์และรายละเอียดกลยุทธ์ซอฟต์แวร์สำหรับการหลีกเลี่ยงความหน่วงและการแก้ไขข้อบกพร่องประสิทธิภาพในเอกสารไวท์เปเปอร์นี้

สาธิต

ลอเตอร์บัค TRACE32 ร่องรอยรอย RISC-V

เรียนรู้วิธีดำเนินการติดตาม RISC-V โดยใช้โซลูชัน TRACE32 ของ Lauterbach และ Tessent Enhanced Trace Encoder ในวิดีโอสาธิตนี้

คำถามที่พบบ่อย

การแก้ไขข้อบกพร่องและการเพิ่มประสิทธิภาพโค้ดที่ทำงานบน SoC สมัยใหม่ต้องมีการวิเคราะห์การทำงานจำนวนมากเนื่องจากการอ้างอิงที่สร้างขึ้นเมื่อรวมโปรเซสเซอร์บล็อกฮาร์ดแวร์หน่วยความจำอุปกรณ์ต่อพ่วงและซอฟต์แวร์จำนวนมากเข้ากับระบบห่วงเครื่องมือจะต้องได้รับการปรับให้เหมาะสมเพื่อให้รหัสแอปพลิเคชันฝังตัวสามารถใช้ประโยชน์สูงสุดจากสถาปัตยกรรมเป้าหมายการส่งมอบประสิทธิภาพการคำนวณที่สัญญาไว้ต้องใช้วงจรของฮาร์ดแวร์ การเพิ่มประสิทธิภาพซอฟต์แวร์ และการทดสอบซึ่งเริ่มจากการจำลองและดำเนินการต่อผ่านชิปทดสอบและเข้าสู่ภาคสนามสถาปนิกระบบจะต้องสามารถดำเนินการวิเคราะห์การทำงานบนชิปเพื่อตอบคำถาม เช่น: ข้อมูลถูกแชร์ในรถบัสได้อย่างมีประสิทธิภาพเพียงใด NoC สมดุลหรือไม่ ตัวทำนายสาขามีประสิทธิภาพเพียงใด การแบ่งพาร์ติชันโค้ดเหมาะสมหรือไม่ มีช่องขวด SRAM ที่อาจเกิดขึ้นหรือไม่?นอกเหนือจากการแก้ไขข้อบกพร่องโค้ดแล้ว วิศวกรซอฟต์แวร์จำเป็นต้องเข้าใจพฤติกรรมการทำงานรวมถึงความสัมพันธ์ของเหตุการณ์ในส่วนประกอบ SoC ทั้งหมดอย่างไรหากแอปพลิเคชันขัดข้องหรือรีเซ็ต ไม่ว่าเธรดใดจะเกินหน้าต่างเวลาและบล็อกหน่วยความจำที่จะใช้สำหรับข้อมูล

ใช้โมดูล IP ของ Tessent Embedded Analytics เพื่อจับข้อมูลที่จำเป็นในการวิเคราะห์ระบบหลายหลักเมื่อรวมกับซอฟต์แวร์อัจฉริยะ แพลตฟอร์ม Embedded Analytics ของ IP ของฮาร์ดแวร์ IP ให้โซลูชันการวิเคราะห์การทำงานที่ไม่เหมือนใครซึ่งเหนือกว่าการตรวจสอบพารามิเตอร์กระบวนการบนชิปเพื่อให้การมองเห็นในระดับระบบอย่างเต็มที่สิ่งนี้ช่วยให้สามารถเพิ่มประสิทธิภาพผ่านวงจรชีวิตของอุปกรณ์

ระบบ Tessent Embedded Analytic ใช้รูปแบบข้อความที่ปรับให้เหมาะสมที่สุดเพื่อขนส่งข้อมูลประเภทต่างๆระหว่างโมดูลการวิเคราะห์และแอปพลิเคชันซอฟต์แวร์บนชิปหรือโฮสต์บล็อกของการติดตามคำแนะนำ/ตัวประมวลผลข้อมูลสามารถห่อหุ้มไว้ในข้อความ Embedded Analytic ที่มีการประทับเวลาและเอาต์พุตผ่านพอร์ต PCIe หรือ Serdes ที่รวดเร็วสำหรับการวิเคราะห์ในแอปพลิเคชันโฮสต์หรือข้อมูลการกำหนดค่าสามารถส่งจากแอปพลิเคชันฝังตัวหรือโฮสต์เพื่อกำหนดค่าคุณสมบัติของโมดูล IP เช่นตัวกรองหรือตัวเปรียบเทียบข้อความวิเคราะห์แบบฝังตัวจะถูกบีบอัดเพื่อให้แน่ใจว่ามีการถ่ายโอนข้อมูลในปริมาณที่เหมาะสมระหว่างฮาร์ดแวร์และซอฟต์แวร์

เนื้อผ้าข้อความพื้นฐานช่วยให้สามารถสื่อสารแบบเรียลไทม์ระหว่างโมดูลการวิเคราะห์แบบฝังตัวทั้งหมดในระบบตัวอย่างเช่น เมื่อ Bus Monitor ระบุธุรกรรมที่น่าสนใจ มันสามารถส่งเหตุการณ์ไปยังโมดูลการวิเคราะห์โปรเซสเซอร์ (JPAM/BPAM) เพื่อหยุดโปรเซสเซอร์ สั่งให้Encoder Enhanced Trace จับการติดตามคำแนะนำของโปรเซสเซอร์ทันทีก่อนเหตุการณ์ และกระตุ้น DMA ให้ทิ้งค่าในบล็อกหน่วยความจำที่ที่อยู่เฉพาะเหตุการณ์การรีเซ็ตทั่วโลกมักใช้เพื่อจับข้อมูลเพียงพอเพื่อสร้างสถานะทั่วไปของระบบใหม่ก่อนการเรียกรีเซ็ต

การหยุดชะงักของบัสฮาร์ดแวร์มักเกิดขึ้นเมื่อโปรเซสเซอร์หยุดรอการตอบสนองจากระบบย่อยบนชิปอื่นผ่านบัสระบบสามารถตั้งค่าตัวตรวจสอบบัสการวิเคราะห์แบบฝังโปรโตคอลเพื่อทริกเกอร์เมื่อเวลาที่ใช้ในการทำธุรกรรมบัสเกินขีด จำกัด ที่ตั้งโปรแกรมได้ หรือธุรกรรมไม่มีระดับสิทธิ์ที่ถูกต้องเมื่อถูกกระตุ้นโดยการทำธุรกรรมแบบหยุดล็อค, Bus Monitor จะระบุรหัสธุรกรรมและที่อยู่ทั้งหมดเพื่อแนะนำวิศวกรไปยังธุรกรรมที่มีปัญหา

การหยุดชะงักของซอฟต์แวร์พบได้บ่อยมากขึ้นใน SoC ที่มีซีพียูหลายตัว โดยเฉพาะอย่างยิ่งเมื่อกระบวนการซอฟต์แวร์ที่แตกต่างกันใช้กลไกการล็อคเพื่อควบคุมการเข้าถึงทรัพยากรบนชิปที่ใช้ร่วมกันการตรวจสอบสถานะการวิเคราะห์แบบฝังตัวสามารถกำหนดค่าเพื่อตรวจจับสภาพข้อผิดพลาด ส่งเหตุการณ์แบบเรียลไทม์ไปยังโมดูลการวิเคราะห์แบบฝังตัวอื่น ๆ (โมดูลการวิเคราะห์โปรเซสเซอร์) เพื่อหยุดโปรเซสเซอร์ จากนั้นเริ่มการจับข้อมูลเพื่อระบุและแยกปัญหา

Tessent Embedded Analytics

ปรับใช้ได้อย่างรวดเร็วปราศจากข้อบกพร่องและปรับให้เหมาะสม

แก้จุดบกพร่อง

เพิ่มประสิทธิภาพ

ปรับใช้

สำรวจพื้นที่โซลูชัน

อัลตร้าไซต์-V

การแก้ไขข้อบกพร่องระบบ

การตรวจสอบในชีวิต

Meta สร้างโซลูชันการแก้ไขข้อบกพร่องสำหรับตัวเร่ง RISCV AI

Picocom เพิ่มประสิทธิภาพ SoC และเครือข่าย 5G ด้วย Tessent ได้อย่างไร

Kalray เพิ่มประสิทธิภาพซอฟต์แวร์ที่ซับซ้อนด้วย Trace Encoder

Seagate ปรับปรุงการแก้ไขข้อบกพร่องและการเพิ่มประสิทธิภาพด้วย Tessent ได้อย่างไร

ลดเวลาในการตรวจสอบความถูกต้อง SoC ด้วย Tessent

ค้นพบว่าเราเป็นพันธมิตรกับใคร

แอชลิง

โคดาซิป

ลอเตอร์บัค

เทคโนโลยีระบบนิวเคลียส

เทคโนโลยีแอนดีส

เรียนรู้เพิ่มเติม

นิวเคลียสร่วมมือกับSiemens ในโซลูชัน RISC-V

การจัดการความเสี่ยงใน RISC-V ด้วยการติดตามแบบฝัง

ยานพาหนะที่กำหนดด้วยซอฟต์แวร์

มาตรฐานการติดตามประสิทธิภาพของ RISC-V (E-Trace)

ข้อบกพร่องของ SoC: ความต้องการการมองเห็น

ใช้ข้อมูลระดับระบบเพื่อเพิ่มประสิทธิภาพชิป AI หลายคอร์

ความหน่วงหางยาวและการแก้ไขข้อบกพร่องของเซิร์ฟเวอร์

ลอเตอร์บัค TRACE32 ร่องรอยรอย RISC-V

คำถามที่พบบ่อย

ฉันจะใช้ Tessent Embedded Analytics เพื่อปรับปรุงประสิทธิภาพของ SoC ของฉันได้อย่างไร

Tessent Embedded Analytics ใช้ข้อความเป็นเลเยอร์การขนส่งอย่างไร

Tessent Embedded Analytics ช่วยระบุสาเหตุของการหยุดชะงักของฮาร์ดแวร์และซอฟต์แวร์ได้อย่างไร

Siemens E-Trace IP รองรับคุณสมบัติอะไรของข้อกำหนด E-Trace