ให้บริการผลิตภัณฑ์และวิธีการชั้นนำระดับชั้นนำสำหรับการออกแบบระดับสูง Siemens นำเสนอโซลูชันในหลายจุดของกระบวนการออกแบบการตรวจสอบการออกแบบ ความครอบคลุมโค้ดและการทำงานและการตรวจสอบอย่างเป็นทางการสำหรับการตรวจสอบความเท่าเทียมกัน C++ และ SystemC
เร่งการตรวจสอบระดับสูง (HLV) ของคุณด้วยวิธีการที่รู้จักและเชื่อถือได้โดยใช้แพลตฟอร์ม Catapult HLVลดเวลาและค่าใช้จ่ายในการดำเนินการตรวจสอบ SoC โดยรวมของคุณได้ถึง 80% โดยใช้ประโยชน์จากการตรวจสอบการออกแบบระดับสูง ความครอบคลุมรหัส/ฟังก์ชันการทำงาน และวิธีการแบบคงที่และเป็นทางการ
ในช่วงหลายปีที่ผ่านมาพบการระเบิดในการนำมาใช้ HLS สำหรับการออกแบบชิปที่ขับเคลื่อนโดยการออกแบบและการตรวจสอบที่เพิ่มขึ้นตลอดจนเวลาในการกดดันตลาดCatapult HLS ช่วยให้นักออกแบบสามารถนำชิปออกสู่ตลาดได้เร็วขึ้นโดยการลดขั้นตอนการออกแบบและการตรวจสอบโดยรวม
