กิจกรรมการสังเคราะห์และการตรวจสอบระดับสูง Catapult

ระบบฝังตัวต้องการพลังงานในการคำนวณมากกว่าโปรเซสเซอร์ที่สามารถให้ได้ตัวเร่งฮาร์ดแวร์นำเสนอโซลูชันเซสชันนี้สำรวจ HLS โดยเปลี่ยน C++ เป็น RTL สำหรับ ASICS/FPGA พร้อมตัวอย่างในโลกแห่งความเป็นจริงใน ML และการประมวลผลภาพ

บทสนทนานี้จะอธิบายวิธีใช้ High-Level Synthesis (HLS) เพื่อพัฒนาตัวเร่ง AI ที่กำหนดเองโดยกำหนดเป้าหมายที่เทคโนโลยี ASIC หรือ FPGAเรียนรู้ว่าคุณสามารถปรับใช้การอนุมานุภาพ AI ในระบบขอบของคุณได้อย่างไร

เข้าร่วมกับเราในงานอีเวนต์อเมริกาเหนือของเรา ซึ่งเป็นสภาพแวดล้อมที่ทุ่มเทสำหรับการแลกเปลี่ยนความคิดข้อมูลและแนวทางปฏิบัติที่ดีที่สุดที่ช่วยให้คุณเป็นผู้นำในบทบาทของคุณและประสบความสำเร็จกับลูกค้าของคุณ

เข้าร่วมกับเราในมิวนิก ซึ่งจะแบ่งปันเซสชันทางเทคนิคของเพื่อนร่วมกันในหัวข้อต่างๆ เพื่อให้คุณสามารถสำรวจแนวคิดใหม่ ๆ หรือดำดิ่งลึกในด้านความเชี่ยวชาญหลักของคุณ

การประชุมเชิงปฏิบัติการนี้จะครอบคลุมการสังเคราะห์ระดับสูงและประโยชน์ในการผลิตตัวเร่งฮาร์ดแวร์อย่างรวดเร็วและแม่นยำเราจะครอบคลุมการออกแบบทีละขั้นตอนและการตรวจสอบอัลกอริทึม Wakeword โดยใช้ HLS

สำรวจสถาปัตยกรรม SoftMax และไมโครสถาปัตยกรรมเพื่อปรับสมดุลประสิทธิภาพ พื้นที่ ทรัพยากรสำหรับการอนุมานริมขอบค้นพบเวิร์กโฟลว์การออกแบบ FPGA ที่คล่องตัวเพื่อให้ทันกับอัลกอริทึมที่พัฒนา

เซสชันจริงนี้จะแนะนำให้คุณรู้จักกับการสังเคราะห์ระดับสูง ซึ่งเป็นเทคโนโลยีที่แปลงฟังก์ชัน C ++ เป็นการนำไปใช้ฮาร์ดแวร์คุณจะสร้างโปรเซสเซอร์ร่วม RISC-V และรวมเข้ากับการออกแบบ Rocket Core

ค้นพบการสังเคราะห์ระดับสูงและประโยชน์ของมันในการผลิตตัวเร่งฮาร์ดแวร์อย่างรวดเร็วและแม่นยำเราจะครอบคลุมการออกแบบทีละขั้นตอนและการตรวจสอบอัลกอริทึม Wake Word โดยใช้ HLS

เข้าร่วมกับเราเพื่อสำรวจความสามารถของ EDA AI และดูว่าอนาคตจะมีอะไรบ้างเราจะหารือเกี่ยวกับวิสัยทัศน์อันยิ่งใหญ่ของการมีแพลตฟอร์ม EDA AI แบบรวมศูนย์ที่สร้างขึ้นโดยเฉพาะ

การประชุมเชิงปฏิบัติการนี้จะครอบคลุมการสังเคราะห์ระดับสูงและประโยชน์ในการผลิตตัวเร่งฮาร์ดแวร์อย่างรวดเร็วและแม่นยำเราจะครอบคลุมการออกแบบทีละขั้นตอนและการตรวจสอบอัลกอริทึม Wakeword โดยใช้ HLS

รับข้อมูลเชิงลึกที่มีคุณค่าเกี่ยวกับความท้าทายและโซลูชันของการปรับใช้ ML ในฮาร์ดแวร์ทำความเข้าใจว่า HLS และ hls4ml ช่วยเพิ่มความคล่องตัวในการพัฒนาตัวเร่งฮาร์ดแวร์ที่ใช้เครือข่ายประสาทและเป็นพื้นฐานสำหรับอนาคตของอุตสาหกรรม

User2User เป็นโอกาสของคุณในการเรียนรู้ เติบโต และเชื่อมต่อกับผู้เชี่ยวชาญด้านเทคนิคเพื่อนร่วมงานที่ออกแบบผลิตภัณฑ์ล้ำสมัยโดยใช้เครื่องมSiemens EDA ซีเมนส์

เรียนรู้วิธีใช้ HLS ในการแปลง C ++ เป็น RTL สำหรับ ASIC/FPGA โดยเปิดใช้งานตัวเร่งแบบกำหนดเองเซสชันครอบคลุมแนวทางปฏิบัติที่ดีที่สุด HLS และตัวอย่างในโลกแห่งความเป็นจริงในการประมวลผลภาพและการประมวลผลภาพสำหรับระบบฝังตัว

สำรวจการสังเคราะห์ระดับสูงเพื่อการสร้างตัวเร่งฮาร์ดแวร์ที่รวดเร็วและแม่นยำเราจะครอบคลุมการออกแบบและการตรวจสอบ RTL ด้วยอัลกอริทึม Wakeword และแสดง Catapult AI NN ขยาย HLS ไปยัง Python เพื่อการพัฒนา AI HW ที่เร็วขึ้น

เข้าร่วมกับเราที่ DVCon US: เข้าร่วมเวิร์คช็อปสั้น ๆ อาหารกลางวันเอกสารและเซสชันโปสเตอร์ของเราเยี่ยมชมเราที่บูธ 301 เพื่อเรียนรู้ว่าSiemens สามารถช่วยคุณสร้างอนาคตที่ชาญฉลาดขึ้นได้เร็วขึ้นได้อย่างไร

เยี่ยมชมกับ Siemens EDA เพื่อมุ่งเน้นไปที่การใช้งานในทางปฏิบัติของภาษา เครื่องมือ วิธีการ และมาตรฐานสำหรับการออกแบบและการตรวจสอบระบบอิเล็กทรอนิกส์และวงจรรวมเพื่อปรับปรุงการไหลของคุณเอง

เยี่ยมชมกับ Siemens EDA เพื่อมุ่งเน้นไปที่การใช้งานในทางปฏิบัติของภาษา เครื่องมือ วิธีการ และมาตรฐานสำหรับการออกแบบและการตรวจสอบระบบอิเล็กทรอนิกส์และวงจรรวมเพื่อปรับปรุงการไหลของคุณเอง

มาดูคำพูดหลักของ Ankur Gupta: AI กำหนดการออกแบบเซมิคอนดักเตอร์ใหม่สำหรับขอบอย่างไร
วันอังคารที่ 10 กันยายน เวลา 11:15 น.

เยี่ยมชมกับ Siemens EDA เพื่อมุ่งเน้นไปที่การใช้งานในทางปฏิบัติของภาษา เครื่องมือ วิธีการ และมาตรฐานสำหรับการออกแบบและการตรวจสอบระบบอิเล็กทรอนิกส์และวงจรรวมเพื่อปรับปรุงการไหลของคุณเอง

เยี่ยมชมกับ Siemens EDA เพื่อมุ่งเน้นไปที่การใช้งานในทางปฏิบัติของภาษา เครื่องมือ วิธีการ และมาตรฐานสำหรับการออกแบบและการตรวจสอบระบบอิเล็กทรอนิกส์และวงจรรวมเพื่อปรับปรุงการไหลของคุณเอง

บทสนทนานี้จะแสดงให้เห็นว่าสามารถใช้ HLS เพื่อสร้างและประเมินการใช้งาน RTL หลายรายการได้อย่างรวดเร็วสำหรับตัวเร่ง AI จากคำอธิบายอัลกอริทึมเดียว

เยี่ยมชมผู้เชี่ยวชาญด้านการออกแบบอิเล็กทรอนิกส์อัตโนมัติของSiemens (EDA) ที่ DAC 2024 ในวันที่ 23-27 มิถุนายน 2024 ในซานฟรานซิสโก รัฐแคลิฟอร์เนีย

ความต้องการพลังงานคำนวณในระบบฝังตัวเพิ่มขึ้นเรื่อย ๆการย้ายฟังก์ชันไปยังตัวเร่ง HW เป็นสิ่งสำคัญHLS ทำงานอัตโนมัติโดยการแปลงฟังก์ชัน C ++ เป็นคำอธิบาย HW สำหรับ ASICs หรือ FPGA เพิ่มประสิทธิภาพใน IP และ ML

เข้าร่วมบทช่วยสอนให้ข้อมูล อาหารกลางวัน เวิร์กช็อป เอกสารและโปสเตอร์ของเรา และเยี่ยมชมบูธนิทรรศการของเราเพื่อเรียนรู้ว่าSiemens สามารถช่วยให้คุณสร้างอนาคตที่ชาญฉลาดขึ้นได้เร็วขึ้นได้อย่างไร

เราจะแสดงวิธีใช้ HLS ในการย้ายฟังก์ชันเฉพาะจากสแตค 5G L1 จาก SW ไปยัง HWHLS สามารถเปิดใช้งานการปรับใช้ 5G ในทางปฏิบัติซึ่งอาจเป็นไปไม่ได้เช่นนั้นได้

ชั้นเรียนจริงนี้จะให้ผู้เข้าร่วมพัฒนาตัวเร่งการอนุมานโดยใช้ HLSผู้เข้าร่วมจะได้รับความเข้าใจเกี่ยวกับวิธีการสร้างตัวเร่งการอนุมานตามความต้องการและประโยชน์ที่สามารถนำมาสู่ระบบฝังตัว

ค้นพบทัศนวิสัยและข้อมูลเชิงลึกที่ไม่มีใครเทียบได้เกี่ยวกับพฤติกรรมการทำงานที่ซับซ้อนของ AI SoC จากทีม Tessent Embedded Analytics ที่ AIHW รวมถึงเรียนรู้เกี่ยวกับการใช้ประโยชน์จากพลังของสถาปัตยกรรม RISC-V สำหรับการออกแบบที่ใช้ ASIC และ FPGA

Catapult และ PowerPro มีเซสชั่นมากมายในปีนี้ที่ DAC ซึ่งมีเซสชันจาก NVIDIA และอีกครั้งจาก Telechipsใช้ลิงก์ตามคำขอด้านล่างเพื่อดูการนำเสนอในบูธของเรา

CEA นำเสนอวิธีการที่เชื่อมโยงเฟรมเวิร์ก DL แบบโอเพนซอร์ส N2D2 และ Catapult HLS เพื่อช่วยลดกระบวนการออกแบบตัวเร่งฮาร์ดแวร์ทำให้สามารถติดตามอัลกอริทึม AI ใหม่ได้

ทางโทรคมนาคมออกแบบมาสเตอร์ IP AXI4 ซึ่งตรงตามข้อกำหนด AXI4 เต็มรูปแบบโดยใช้ C++ HLS ให้การเข้าถึงบล็อก DMA แบบคล้ายซอฟต์แวร์ ในขณะที่บรรลุผลงานสูงโดยใช้ที่โดดเด่นและเบรสต์หลายอย่าง

การสังเคราะห์ระดับสูงเป็นหัวข้อที่ค่อนข้างร้อนที่ U2U ในอเมริกาเหนือและยุโรปลองดูเซสชัน U2U ปี 2023 ทั้งหมดของเรา

ค้นหาข้อมูลเพิ่มเติมเกี่ยวกับการสัมมนาผ่านเว็บ “การปรับปรุงสถาปัตยกรรมสำหรับพลังงานต่ำและความปลอดภัยในการทำงานของตัวเร่งความเร็วของ Dataflow CNN โดยใช้ HLS”

เรียนรู้ว่า C++ และ SystemC/matchlib HLS เป็นมากกว่าการแปลง SystemC เป็น RTL ได้อย่างไรเราจะครอบคลุมการเลือกภาษา การสำรวจสถาปัตยกรรม การประมาณพลังงาน และการเพิ่มประสิทธิภาพซึ่งทั้งหมดนี้ทำงานเพื่อให้ RTL ที่แข่งขันได้รวดเร็วและราคาถูก

ขั้นตอนการออกแบบรวมถึงการออกแบบร่วมของ HW/SW และ HLS ที่ช่วยให้นักพัฒนาสามารถย้ายฟังก์ชันการคำนวณที่เข้มข้นจาก SW ที่ทำงานบนโปรเซสเซอร์แบบฝังตัวไปยังตัวเร่งที่ใช้ HW เป็นอุปกรณ์ต่อพ่วงที่ใช้บัสที่เชื่อมต่ออย่างหลวม

เรียนรู้วิธีใช้ High-Level Synthesis เพื่อเปลี่ยนจาก Python เป็น RTL ที่สังเคราะห์ได้ เพื่อปรับใช้ตัวเร่ง AI แบบกำหนดเองได้เร็วและง่ายกว่าที่คุณคิดว่าเป็นไปได้

คอร์เนลล์แนะนำ HiSparse: ตัวเร่งในการคูณเวกเตอร์หนาแน่นของเมทริกซ์บางส่วนด้วยการใช้ทั้งการใช้งาน HLS และการจำลอง ตัวเร่งแบบเบาๆ ของพวกเขาจะให้ความเร็วสูงขึ้นพร้อมแบนด์วิดท์และประสิทธิภาพการใช้พลังงานที่เพิ่มขึ้น

FNAL สาธิตว่าโมเดล autoencoder NN สามารถนำไปใช้ใน ASIC ที่ทนต่อรังสีเพื่อทำการบีบอัดข้อมูลที่สูญเสียสิ่งนี้ช่วยบรรเทาปัญหาการส่งข้อมูลในขณะที่รักษาข้อมูลที่สำคัญของโปรไฟล์พลังงานเครื่องตรวจจับ

มาตรฐาน 5G เปิดโลกของการพัฒนาฮาร์ดแวร์ให้กับทุกคนที่สามารถสร้างผลิตภัณฑ์ที่ดีที่สุดและคุ้มค่าCatapult, Questa และ Veloce เปิดใช้งานโซลูชันการออกแบบและการตรวจสอบแบบบูรณาการและเชื่อถือได้สำหรับการออกแบบระบบ 5G

、～”、。

ในการสัมมนาผ่านเว็บนี้ เราจะแบ่งปันรูปแบบใหม่ของการออกแบบฮาร์ดแวร์ที่ขับเคลื่อนด้วยข้อมูลซึ่งสร้างฮาร์ดแวร์และซอฟต์แวร์ที่ดีขึ้นอย่างมาก ซึ่งได้รับการปรับให้เหมาะสมอย่างแน่นอนสำหรับแอปพลิเคชันเฉพาะ

บทช่วยสอนนี้จะแสดงให้เห็นถึงการเปลี่ยนแปลงอัลกอริทึม HLS บนอัลกอริทึมตัวอย่างจากการใช้งานซอฟต์แวร์แบบเต็มไปจนถึงการใช้งานที่มีประสิทธิภาพสูงและมีประสิทธิภาพด้วยการผสมผสานขององค์ประกอบฮาร์ดแวร์และซอฟต์แวร์

ภาพรวมของ HLS คืออะไรและสามารถใช้ในการสร้างตัวเร่งความเร็วเฉพาะแอปพลิเคชันได้อย่างไรมันจะแสดงให้เห็นว่าตัวเร่งเหล่านี้สามารถรวมเข้ากับระบบที่ใช้โปรเซสเซอร์จากมุมมองของฮาร์ดแวร์และซอฟต์แวร์ได้อย่างไร

HLS ทำให้การออกแบบร่วมกัน HW/SW ที่แท้จริงเป็นไปได้โดยการเปิดใช้งานการแบ่งพาร์ติชันที่ถูกต้อง

การสำรวจและการเปลี่ยนฟังก์ชันระหว่างตัวเร่ง SW และ HW เป็น

เพิ่มประสิทธิภาพการจราจรของบัสการใช้หน่วยความจำและการโหลดโปรเซสเซอร์

บทสนทนานี้จะสำรวจวิธีใช้ HLS ในการส่งมอบข้อมูลที่จำเป็นในการตัดสินใจแลกเปลี่ยนการออกแบบที่สำคัญและครอบคลุมถึงวิธีที่ HLS สามารถเปิดใช้งานการตรวจสอบระบบในกระแสของ MBSE และวิธีที่ HLS สามารถลดความเสี่ยงในห่วงโซ่อุปทานได้อย่างไร

เพื่อให้เข้าใจว่าการไหลของ Catapult HLS แบบใดเหมาะสมกับความต้องการของเราที่ JPL-NASA เราใช้แกนประมวลผลภาพ Harris Corner Detector ในทั้งแบบ C++ และ SystemC แบบไม่มีเวลาบทเรียนที่เรียนรู้จากแต่ละกระแสจะถูกนำเสนอ

บทช่วยสอนนี้จะเข้าสู่คำถามเกี่ยวกับคุณภาพการออกแบบจากมุมมองที่ไม่เหมือนใคร

การประชุมเชิงปฏิบัติการนี้จะแสดงตัวอย่างการออกแบบที่ทำงานในระดับนามธรรมที่แตกต่างกัน สำรวจวัตถุประสงค์การตรวจสอบที่แตกต่างกันที่สามารถบรรลุได้ในแต่ละขั้นตอนของกระบวนการออกแบบ

ฮาร์วาร์ดให้ความกระจ่างเกี่ยวกับวิธีการออกแบบร่วมกับอัลกอริทึมและฮาร์ดแวร์ที่คล่องตัวและวิธีการตรวจสอบร่วมกันที่powered by High-Level Synthesis ซึ่งช่วยให้พวกเขาสามารถลดความพยายามในการออกแบบ VLSI ด้านหน้าได้ตามลำดับขนาด

เซสชันนี้จะแสดงวิธีสร้างตัวเร่งประเภทต่างๆโดยใช้ HLS และวิธีการรวมเข้ากับการออกแบบโปรเซสเซอร์ RISC-Vอัลกอริทึมการอนุมานของ AI และอัลกอริทึมการเข้ารหัสจะใช้เป็นตัวอย่าง

การปรับใช้อัลกอริทึมในฮาร์ดแวร์ต้องมีความเข้าใจเกี่ยวกับอัลกอริทึมและการอ้างอิงข้อมูลเราจะอธิบายวิธีอัตโนมัติในการรับข้อมูลเชิงลึกเหล่านี้จากคำอธิบาย C ++ พร้อมเส้นทางอัตโนมัติไปยัง RTL ผ่าน HLS

การปรับใช้อัลกอริทึมในฮาร์ดแวร์ต้องมีความเข้าใจเกี่ยวกับอัลกอริทึมและการอ้างอิงข้อมูลเราจะอธิบายวิธีอัตโนมัติในการรับข้อมูลเชิงลึกเหล่านี้จากคำอธิบาย C ++ พร้อมเส้นทางอัตโนมัติไปยัง RTL ผ่าน HLS

การสัมมนาผ่านเว็บนี้แสดงให้เห็นว่าเราสามารถบรรลุการตรวจสอบที่ครอบคลุมได้เร็วขึ้นในระดับนามธรรมที่สูงขึ้น แต่ยังคงใช้เทคนิคการตรวจสอบ RTL ที่รู้จักและเชื่อถือได้ได้อย่างไร

การนำเสนอจะให้ภาพรวมทางเทคนิคระดับสูงของแพลตฟอร์ม Catapult HLS ที่คุณสามารถใช้ในโครงการในอนาคตของคุณเพื่อเร่งกระบวนการพัฒนาของคุณ

ในโต๊ะกลมนี้ เราจะหารือเกี่ยวกับแนวทางที่น่าสนใจของการออกแบบร่วมของ HW/SW และข้อดีข้อเสียของแนวทางเหล่านั้นเป็นเจ้าภาพโดย Anoop Saha และ Russell Klein จากSiemens และร่วมกับ Thierry Tambe จากมหาวิทยาลัยฮาร์วาร์ด

บทสนทนานี้จะมุ่งเน้นไปที่ซิลิคอนสำหรับเอดจ์ และตัวเลือกการออกแบบที่ช่วยปรับใช้อัลกอริทึมการเรียนรู้ของเครื่องที่มีประสิทธิภาพบนฮาร์ดแวร์ประหยัดพลังงานต้นทุนต่ำขนาดเล็ก

AI พร้อมที่จะแพร่หลายในระบบฝังตัวเรียนรู้ว่าการอนุมานสามารถปรับใช้ได้อย่างมีประสิทธิภาพในอุปกรณ์ที่ใช้พลังงานต่ำและมีข้อจำกัดในการคำนวณโดยไม่จำเป็นต้องนำสายต่อยาวมาด้วย

Keynote ครอบคลุมเทคโนโลยีที่เปิดใช้งาน ตั้งแต่แบบ HLS ไปจนถึงการออกแบบร่วมซอฟต์แวร์ฮาร์ดแวร์ ซึ่งครอบคลุมอดีต ปัจจุบัน และอนาคตของกระบวนการออกแบบซิลิคอน การหยุดชะงัก และแนวโน้มเทคโนโลยีล่าสุด