เมื่อการออกแบบเซมิคอนดักเตอร์มีความก้าวหน้ามากขึ้นและความซับซ้อนของ SoC เพิ่มขึ้น ช่องคอขวดในการตรวจสอบสามารถชะลอตารางเวลาและลดคุณภาพของซิลิกอนVerilog-to-LVS (V2LVS) รุ่นที่สองของ Calibre นำเสนอสถาปัตยกรรมแบบโมดูลาร์แบบคู่ขนานซึ่งช่วยเร่งการแปลเน็ตลิสต์ได้อย่างมาก ลดการใช้หน่วยความจำได้ถึง 92% และให้ข้อมูลเชิงลึกในการแก้ไขข้อบกพร่องที่ดีขึ้นการรายงานใหม่ การจัดการพลังงาน/กราวด์เน็ตและการปรับปรุงประสบการณ์ของผู้ใช้ช่วยให้มั่นใจได้ว่าเค้าโครงที่เชื่อถือได้และปรับขนาดได้เมื่อเทียบกับสัญญาณแผนผังบทความนี้สำรวจนวัตกรรมทางสถาปัตยกรรมและความก้าวหน้าที่ผู้ใช้ขับเคลื่อนภายใน V2LVS ใหม่ โดยเน้นถึงประโยชน์ของลูกค้าที่แท้จริง ประสิทธิภาพที่ดีขึ้น และแผนงานสู่ความสามารถในอนาคตในการตรวจสอบการออกแบบดิจิทัล
