ความท้าทายในการใช้งานดิจิทัล
การจัดการความซับซ้อนของการออกแบบ เป้าหมายประสิทธิภาพ/พลังงาน/พื้นที่ และเวลาสู่ตลาดเป็นความท้าทายที่สำคัญในการออกแบบ SoC ที่ทันสมัยความซับซ้อนของกฎการออกแบบและเวลาการประชุมทำให้การปิดการออกแบบมีความท้าทายมากกว่าที่เคย และเรียกร้องให้มีการเปลี่ยนแปลงกระบวนทัศน์ในสถานที่และเส้นทาง
บรรลุการปิด DRC
เทคโนโลยีแบบหลายรูปแบบ การถ่ายภาพลิโทกราฟี EUV และเซลล์ที่มีความสูงผสมอย่างกว้างขวางทำให้การจัดวางและการกำหนดเส้นทางซับซ้อนจำเป็นต้องมีการเปลี่ยนแปลงพื้นฐานในเทคโนโลยีสถานที่และเส้นทางเพื่อให้บรรลุการปิด DRC ได้อย่างมีประสิทธิภาพ
ส่งมอบ PPA ที่แข่งขันได้
ตลาดต้องการไอซีที่มีการใช้พลังงานต่ำที่สุดและประสิทธิภาพสูงสุดเทคโนโลยีการเพิ่มประสิทธิภาพแบบล้ำหน้าสามารถลดพลังงานได้ในขณะที่บรรลุเป้าหมายระยะเวลาและพื้นที่และควบคุมต้นทุนการพัฒนา
ลดเวลาในการปิด
การประมาณระยะเวลาหลังเส้นทางที่แม่นยำนั้นยากกว่าที่เคย ด้วยการเพิ่มความต้านทานลวด/ผ่านหลีกเลี่ยงการทำซ้ำ ปรับปรุง PPA และลดเวลาในการปิดโดยการดึงรายละเอียดการมองเห็นเส้นทางก่อนหน้าการไหล
สถานที่และเส้นทางกำลังกระตุ้นการออกแบบ IC ดิจิทัล
เทคโนโลยีการใช้งาน PowerFirst
ลดการใช้พลังงานทั้งหมดสำหรับการใช้งานที่ไวต่อพลังงาน
การสังเคราะห์เส้นทางที่เน้นรายละเอียด
ตระหนักถึงการปิดการออกแบบอย่างรวดเร็วและแก้ปัญหาความท้าทายของสายสูง/ผ่านความต้านทานของโหนดขั้นสูง
ได้รับการรับรองจากโรงหล่อชั้นนำ
ได้รับการรับรองจากโรงหล่อชั้นนำผ่านการรับรอง 4 นาโนเมตรและการขยับอย่างรวดเร็วด้วยการรับรอง 3 นาโนเมตร
แนะนำ Aprisa: โซลูชันซอฟต์แวร์สถานที่และเส้นทาง
เดอะ Aprisa แพลตฟอร์มplace-and-route เป็นโซลูชันที่มุ่งเน้นรายละเอียดสำหรับความท้าทายของการใช้งาน IC ดิจิทัลที่ทันสมัย
